インテルのみ表示可能 — GUID: bxx1565144819678
Ixiasoft
2.5.1. VREFソースと VREF ピン
2.5.2. VCCIO_PIO電圧に基づくI/O規格の実装
2.5.3. OCTキャリブレーション・ブロック要件
2.5.4. I/Oピンの配置要件
2.5.5. I/O規格の選択とI/Oバンク供給の互換性チェック
2.5.6. 同時スイッチング・ノイズ
2.5.7. 特別なピンの要件
2.5.8. 外部メモリー・インターフェイスのピン配置要件
2.5.9. HPS共有I/Oの要件
2.5.10. クロッキング要件
2.5.11. HPS共有I/Oの要件
2.5.12. 未使用ピン
2.5.13. 未使用のGPIOバンクの電圧設定
2.5.14. 電源シーケンス中のGPIOピン
2.5.15. GPIO入力ピンのドライブ強度の要件
2.5.16. 最大DC電流制限
2.5.17. 1.2 V I/Oインターフェイスの電圧レベルの互換性
2.5.18. Avalon® Streamingインターフェイス・コンフィグレーション・スキームのGPIOピン
2.5.19. I/Oレーンあたりの最大真の差動信号のレシーバーペア
インテルのみ表示可能 — GUID: bxx1565144819678
Ixiasoft
2.3.2. インテル® Quartus® Prime Pin PlannerでのピンのI/O規格割り当て
インテル® Quartus® Prime Pin Plannerを使用して、I/Oピンの計画、アサインメント、および検証を行うことができます。
図 5. インテル® Quartus® Prime Pin Planner
- インテル® Quartus® Primeメニューから、Assignments > Pin Plannerを選択します。
- All PinsボックスのNode Name列で、コンフィグレーションするピンを探します。
- Location列で、特定のピンの位置を選択します。
I/O Bank列には、ピンが存在するI/Oバンク名が表示されます。Top View - Flip Chip図には、I/Oバンクがさまざまな色で示されます。
- I/O Standard列で、ピンに割り当てるサポートされているI/O規格を選択します。
True Differential Signalingを選択すると、Pin Plannerは、特定のピンの位置を持つ負のノードを自動的に追加します。