インテル® Agilex™ FシリーズおよびIシリーズ汎用I/Oユーザーガイド

ID 683780
日付 3/28/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

2.1.2. I/Oバッファーとレジスター

I/Oレジスターは、3つの異なるパスで構成されています。
  • ピンからコアへのデータを処理するための入力パス
  • コアからピンへのデータを処理するための出力パス
  • 出力バッファーへのOE信号を処理するための出力イネーブル (OE) パス

I/Oレジスターを使用すると、高速なソース同期のレジスター間転送と再同期を実行できます。I/Oレジスターを使用してDDR回路を実装するには、GPIO Intel FPGA IPを使用できます。

入力パスと出力パスには、次のブロックが含まれています。

  • 入力レジスター
    • ペリフェラルからコアへのハーフレートまたはフルレートのデータ転送をサポートします。
    • I/Oバッファーからキャプチャされたダブルまたはシングル・データ・レートのデータをサポートします。
  • 出力レジスター
    • コアからペリフェラルへのハーフレートまたはフルレートのデータ転送をサポートします。
    • I/Oバッファーへのダブルまたはシングル・データ・レートのデータ転送をサポートします。
  • OEレジスター
    • コアからペリフェラルへの出力イネーブル信号をサポートします。
    • I/Oバッファーへのダブル・データ・レートまたはシングル・データ・レートのデータ転送をサポートします。

入力パスと出力パスは、次の機能もサポートしています。

  • クロックイネーブル
  • 非同期または同期リセット
  • 入力パスと出力パスのバイパスモード
  • 入力パスと出力パスの遅延チェーン
図 3. インテルAgilexデバイスでのI/Oエレメント (IOE) 構造