インテル® Agilex™ FシリーズおよびIシリーズ汎用I/Oユーザーガイド

ID 683780
日付 3/28/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

6.1.7.3.1. シングル・データ・レートの入力レジスター

図 42. シングル・データ・レートの入力レジスター


表 52.  シングル・データ・レートの入力レジスター .sdc コマンドの例
コマンド コマンド例 説明
create_clock create_clock -name sdr_in_clk -period "100 MHz" sdr_in_clk 入力クロックのクロック設定を作成します。
set_input_delay set_input_delay -clock sdr_in_clk 0.15 sdr_in_data タイミング・アナライザーに、0.15 nsの入力遅延で入力I/Oのタイミングを解析するよう指示します。