インテルのみ表示可能 — GUID: cnt1550567600271
Ixiasoft
2.5.1. VREFソースと VREF ピン
2.5.2. VCCIO_PIO電圧に基づくI/O規格の実装
2.5.3. OCTキャリブレーション・ブロック要件
2.5.4. I/Oピンの配置要件
2.5.5. I/O規格の選択とI/Oバンク供給の互換性チェック
2.5.6. 同時スイッチング・ノイズ
2.5.7. 特別なピンの要件
2.5.8. 外部メモリー・インターフェイスのピン配置要件
2.5.9. HPS共有I/Oの要件
2.5.10. クロッキング要件
2.5.11. HPS共有I/Oの要件
2.5.12. 未使用ピン
2.5.13. 未使用のGPIOバンクの電圧設定
2.5.14. 電源シーケンス中のGPIOピン
2.5.15. GPIO入力ピンのドライブ強度の要件
2.5.16. 最大DC電流制限
2.5.17. 1.2 V I/Oインターフェイスの電圧レベルの互換性
2.5.18. Avalon® Streamingインターフェイス・コンフィグレーション・スキームのGPIOピン
2.5.19. I/Oレーンあたりの最大真の差動信号のレシーバーペア
インテルのみ表示可能 — GUID: cnt1550567600271
Ixiasoft
2.4.2. True Differential Signaling I/O終端
すべてのGPIOバンクには、真の差動I/O規格をサポートする専用の回路があります。これは、抵抗ネットワークのないTrue Differential Signaling差動バッファーを使用することにより行われます。True Differential Signalingバッファーには、LVDS、RSDS、Mini-LVDS、およびLVPECL規格と互換性があり、100Ω差動オンチップ終端 (RD OCT) をサポートします。
図 12. True Differential Signaling I/O規格の終端
これらのI/O規格でOCTを使用すると、ボードスペースおよびコストを節約できます。OCTにより、外部終端抵抗の使用数が削減されます。専用の差動トランスミッターおよびレシーバーピンの詳細については、インテルAgilexデバイスのピンアウトファイルを参照してください。