インテルのみ表示可能 — GUID: lro1436891688638
Ixiasoft
7.2.1.2. Arria 10のフロー
Arria 10の場合、BSPジェネレータはmakefileとブートローダ・デバイス・ツリーで構成されたカスタム化されたBSPを生成します。全てのカスタマイゼーションはブートローダ・デバイス・ツリーとmakefile設定内でカプセル化されるため、ソース・コードは生成されません。makefileは、ブートローダ実行ファイルとブートローダ・デバイス・ツリーの両方を含む合成されたブートローダ・イメージの生成に使用することができます。この合成されたイメージは、HPSのブートに使用されるフラッシュ・デバイスやFPGA RAMにダウンロードすることが可能です。
図 47. Arria 10 SSBLサポート・パッケージの生成フロー
ハードウェアのハンドオフ情報には、ユーザがQsysと Quartus® Primeでハードウェア・デザインを作成した際に入力した様々な設定が含まれます。このような設定には以下が含まれます。
- HPS専用ピンへのPin-muxing
- HPS専用ピンへのI/O設定
- 電圧
- スルー・レート
- プルアップ/プルダウン
- 共有ピンへのPin-muxing
- HPSペリフェラルの状態
- イネーブル
- ディセーブル
- HPSとFPGA間のブリッジのコンフィギュレーション
- クロック・ツリーの設定
- PLL設定
- クロック・ディバイダ設定
- クロック・ゲーティング設定
ハンドオフの設定は、 Quartus® Primeコンパイルから出力され、<quartus project directory>/hps_isw_handoffディレクトリに位置します。
ユーザは上記のパラメータが変動するような変更がハードウェアにある場合、その度にBSPジェネレータを実行しブートローダ・デバイス・ツリーを再生成する必要があります。
ただし、ハードウェアの設定に変更がある度に必ずブートローダをリコンパイルする必要はなく、ブート・ソースを変更する場合にのみブートローダをリコンパイルします。