Altera SoCエンベデッド・デザイン・スイート（EDS）ユーザ・ガイド

ダウンロード PDF
ID 683187
日付 2/17/2016
Public
ドキュメント目次
ドキュメント目次 x
1. SoCエンベデッド・デザイン・スイートの概要 2. Altera SoCエンベデッド開発スイートのインストール 3. ライセンス 4. エンベデッド・コマンド・シェル 5. スタート・ガイド 6. ARM DS-5 AE 7. ブート・ツール・ユーザガイド 8. ハードウェア・ライブラリ 9. HPSフラッシュ・プログラマ・ユーザーガイド 10. ベアメタル・コンパイラ 11. SDカード・ブート・ユーティリティ 12. Linuxソフトウェア開発ツール 13. サポートとフィードバックについて
1. SoCエンベデッド・デザイン・スイートの概要 x
1.1. 概要 1.2. ハードウェア開発およびソフトウェア開発の役割 1.3. ハードウェア – ソフトウェアの開発フロー 1.4. 改訂履歴：SoCエンベデッド・デザイン・スイートの概要
1.1. 概要 x
1.1.1. Linuxデバイス・ツリー・バイナリ
1.2. ハードウェア開発およびソフトウェア開発の役割 x
1.2.1. ハードウェア・エンジニア 1.2.2. ベアメタル開発者およびRTOS開発者 1.2.3. Linuxカーネル開発者およびドライバ開発者 1.2.4. Linuxアプリケーション開発者
2. Altera SoCエンベデッド開発スイートのインストール x
2.1. インストール・フォルダ 2.2. SoC EDSのインストール 2.3. ARM DS-5 Altera Editionツールキットのインストール 2.4. 改訂履歴：Altera SoCエンベデッド開発スイートのインストール
3. ライセンス x
3.1. ライセンスの取得 3.2. ライセンスのアクティベーション 3.3. 改訂履歴：SoCエンベデッド・デザイン・スイートのライセンス
4. エンベデッド・コマンド・シェル x
4.1. 改訂履歴：エンベデッド・コマンド・シェル
5. スタート・ガイド x
5.1. 改訂履歴：スタート・ガイド
6. ARM DS-5 AE x
6.1. Eclipse ARM DS-5 AEの起動 6.2. ベアメタル・プロジェクトの管理 6.3. デバッグ 6.4. 改訂履歴：ARM DS-5 AE
6.2. ベアメタル・プロジェクトの管理 x
6.2.1. makefileを使用するベアメタル・プロジェクトの管理 6.2.2. GCCベースのベアメタル・プロジェクト管理 6.2.3. ARMコンパイラのベアメタル・プロジェクト管理
6.2.2. GCCベースのベアメタル・プロジェクト管理 x
6.2.2.1. プロジェクトの作成 6.2.2.2. ビルドの設定
6.2.3. ARMコンパイラのベアメタル・プロジェクト管理 x
6.2.3.1. プロジェクトの作成 6.2.3.2. リンカ・スクリプト 6.2.3.3. ビルドの設定
6.3. デバッグ x
6.3.1. デバッグ・コンフィギュレーションへのアクセス 6.3.2. 新しいデバッグ・コンフィギュレーションの作成 6.3.3. デバッグ・コンフィギュレーション・オプション 6.3.4. DTSLオプション
6.3.3. デバッグ・コンフィギュレーション・オプション x
6.3.3.1. Connectionオプション 6.3.3.2. Fileオプション 6.3.3.3. Debuggerオプション 6.3.3.4. RTOS Awareness 6.3.3.5. Arguments 6.3.3.6. Environment
6.3.4. DTSLオプション x
6.3.4.1. Cross Triggerの設定 6.3.4.2. Trace Captureの設定 6.3.4.3. Cortex-A9の設定 6.3.4.4. STMの設定 6.3.4.5. ETRの設定 6.3.4.6. ETFの設定
7. ブート・ツール・ユーザガイド x
7.1. 概要 7.2. Second Stage Bootloaderサポート・パッケージ・ジェネレータ 7.3. Second Stage Bootloaderイメージ・ツール（mkpimage） 7.4. U-Bootイメージ・ツール（mkimage） 7.5. Second Stageブートローダのビルド方法 7.6. 改訂履歴：ブート・ツール・ユーザガイド
7.2. Second Stage Bootloaderサポート・パッケージ・ジェネレータ x
7.2.1. BSPの生成フロー 7.2.2. BSPジェネレータのGUI 7.2.3. BSPジェネレータのコマンドライン・インタフェース 7.2.4. BSPファイルおよびBSPフォルダ 7.2.5. BSPの設定
7.2.1. BSPの生成フロー x
7.2.1.1. Cyclone VおよびArria Vのフロー 7.2.1.2. Arria 10のフロー
7.2.2. BSPジェネレータのGUI x
7.2.2.1. .tclスクリプトを使用する場合
7.2.3. BSPジェネレータのコマンドライン・インタフェース x
7.2.3.1. bsp-create-settings 7.2.3.2. bsp-update-settings 7.2.3.3. bsp-query-settings 7.2.3.4. bsp-generate-files
7.2.5. BSPの設定 x
7.2.5.1. Cyclone VおよびArria VのBSP設定 7.2.5.2. Arria 10のBSP設定
7.2.5.2. Arria 10のBSP設定 x
7.2.5.2.1. Arria 10の主要なBSP設定グループ 7.2.5.2.2. Arria 10ブートローダMPU FirewallのBSP設定グループ 7.2.5.2.3. Arria 10ブートローダL3 FirewallのBSP設定グループ 7.2.5.2.4. Arria 10ブートローダF2S FirewallのBSP設定グループ
7.3. Second Stage Bootloaderイメージ・ツール（mkpimage） x
7.3.1. mkpimageツールの動作 7.3.2. ヘッダ・ファイルのフォーマット 7.3.3. ツールの使用 7.3.4. 出力イメージのレイアウト
7.3.4. 出力イメージのレイアウト x
7.3.4.1. ベース・アドレス 7.3.4.2. サイズ 7.3.4.3. アドレス・アラインメント 7.3.4.4. パディング
7.3.4.3. アドレス・アラインメント x
7.3.4.3.1. NANDフラッシュ 7.3.4.3.2. シリアルNORフラッシュ 7.3.4.3.3. SD/MMC
7.4. U-Bootイメージ・ツール（mkimage） x
7.4.1. ツール・オプション 7.4.2. 使用例
7.5. Second Stageブートローダのビルド方法 x
7.5.1. Cyclone VおよびArria Vのプリローダのビルド方法 7.5.2. Arria 10ブートローダのビルド方法
8. ハードウェア・ライブラリ x
8.1. 各機能の説明 8.2. ハードウェア・ライブラリ参考資料 8.3. システム・メモリ・マップ 8.4. 改訂履歴：ハードウェア・ライブラリ
8.1. 各機能の説明 x
8.1.1. SoC抽象化レイヤ（SoCAL） 8.1.2. ハードウェア・マネージャ（HW Manager）
9. HPSフラッシュ・プログラマ・ユーザーガイド x
9.1. HPSフラッシュ・プログラマのコマンドライン・ユーティリティ 9.2. HPSフラッシュ・プログラマの動作 9.3. コマンドラインからフラッシュ・プログラマを使用する 9.4. サポートされているメモリ・デバイス 9.5. 改訂履歴：HPSフラッシュ・プログラマ・ユーザーガイド
9.3. コマンドラインからフラッシュ・プログラマを使用する x
9.3.1. HPSフラッシュ・プログラマ 9.3.2. HPSフラッシュ・プログラマのコマンドラインの例
10. ベアメタル・コンパイラ x
10.1. 改訂履歴：ベアメタル・コンパイラ
11. SDカード・ブート・ユーティリティ x
11.1. 使用状況シナリオ 11.2. ツール・オプション 11.3. 改訂履歴：SDカード・ブート・ユーティリティ
12. Linuxソフトウェア開発ツール x
12.1. Linuxコンパイラ 12.2. Linuxデバイス・ツリー・ジェネレータ 12.3. 改訂履歴：Linuxソフトウェア開発ツール
13. サポートとフィードバックについて x
13.1. 改訂履歴：サポートとフィードバックについて
1. SoCエンベデッド・デザイン・スイートの概要
2. Altera SoCエンベデッド開発スイートのインストール
3. ライセンス
4. エンベデッド・コマンド・シェル
5. スタート・ガイド
6. ARM DS-5 AE
7. ブート・ツール・ユーザガイド
8. ハードウェア・ライブラリ
9. HPSフラッシュ・プログラマ・ユーザーガイド
10. ベアメタル・コンパイラ
11. SDカード・ブート・ユーティリティ
12. Linuxソフトウェア開発ツール
13. サポートとフィードバックについて

6. ARM DS-5 AE

ARM Development Studio 5ツールキットAE（ARM DS-5 AE）は、アルテラが提供するデバイス固有の包括的な開発ツールです。

ARM DS-5 AEは、強力なEclipseベースの包括的で統合的な開発環境（IDE）を提供します。以下にARM DS-5 AEに含まれる重要な機能の一部を挙げます。

  • シンタックス・ハイライトおよびソース・コード・インデックスをサポートするファイル編集
  • makefileに基づいたビルド・サポート
  • ベアメタル・デバッグ
  • Linuxアプリケーション・デバッグ
  • Linuxカーネルおよびドライバのデバッグ
  • マルチコア・デバッグ
  • HPSペリフェラル・レジスタへのアクセス
  • FPGAソフトIPペリフェラル・レジスタへのアクセス
  • Program Trace Macrocells（PTM）を介したプログラム実行のトレース
  • System Trace Macrocells（STM）を介したシステム・イベントのトレース
  • HPSとFPGA間のクロストリガ
  • Altera® USB Blaster™ IIを使用したターゲットへの接続

The ARM DS-5 AEは多くの機能とオプションを備えた包括的なツールです。本章では、一般的に使用する機会の多い機能とオプションにのみ焦点を当て、素早く開発に取り組めるようスタート・ガイドを提供します。

ARM DS-5 AEの参考資料は、オンラインあるいはEclipseのHelp > Help Contents > ARM DS-5 Documentationからアクセス可能です。

関連情報
レベル 2 の表題