インテルのみ表示可能 — GUID: lro1436891723340
Ixiasoft
7.5.1. Cyclone VおよびArria Vのプリローダのビルド方法
以下の図は、makeを呼び出して、生成したmakefileで実行するCyclone VとArria Vのプリローダのビルド・フローを表しています。図を見やすくするため、生成されたmakefileは図には含まれていません。
図 53. Cyclone V/Arria Vプリローダのビルド・フロー
makefileは、以下のタスクを実行します。
- 一般的なプリローダ・ソース・コードを< bsp directory>/ uboot-socfpgaへコピーします。
- 生成されたBSPファイルとハードウェア・ハンドオフ・ファイルを< bsp_directory >/ uboot-socfpga /board/ altera / socfpga _<device>のソース・ディレクトリへコピーします。
- SoC FPGAをターゲットとするようコンパイラ・ツールをコンフィギュレーションします。
- ユーザ指定(BSP設定で指定)のクロス・コンパイラを使用してソース・ファイルを< bsp directory>/ uboot-socfpgaにコンパイルし、生成されたプリローダのバイナリ・ファイルを< bsp_directory >/ uboot - socfpga / splに格納します。
- プリローダのバイナリ・ファイルをmkpimageツールを使用してプリローダ・イメージである< bsp_directory >/preloader- mkpimage.binni変換します。
makefileには、以下のターゲットが含まれます。
- make all – プリローダをコンパイルします。
- make clean – <bsp directory>からpreloader-mkpimage.binを消去します。
- make clean-all – ディレクトリのソース・ファイルを含む<bsp directory>を消去します。