インテルのみ表示可能 — GUID: lro1436891091501
Ixiasoft
7.2.1.1. Cyclone VおよびArria Vのフロー
Cyclone VおよびArria Vでは、BSPジェネレータがプリローダ汎用ソース・ファイルとボードに特化したSoC FPGAファイルを持つカスタムBSPを作成します。ジェネレータはハードウェア設定とユーザ入力を統合し、BSPを作成します。BSPファイルには、プリローダ・イメージを作成するためのmakefileが含まれます。このプリローダ・イメージは、HPSのブートに使用されるフラッシュ・デバイスやFPGA RAMにダウンロードすることが可能です。
図 46. Arria V/ Cyclone V BSPジェネレータのフロー
ハードウェアのハンドオフ情報には、ユーザがQsysと Quartus® Primeでハードウェア・デザインを作成した際に入力した様々な設定が含まれます。このような設定には以下が含まれます。
- HPS専用ピンへのPin-muxing
- HPS専用ピンへのI/O設定
- 電圧
- スルー・レート
- プルアップ/プルダウン
- HPSペリフェラルの状態
- イネーブル
- ディセーブル
- HPSとFPGA間のブリッジのコンフィギュレーション
- クロック・ツリーの設定
- PLL設定
- クロック・ディバイダ設定
- クロック・ゲーティング設定
- DDRの設定
- テクノロジ
- 幅
- 速度
ハンドオフの設定は、 Quartus® Primeコンパイルから出力され、<quartus project directory>/hps_isw_handoff/<hps entity name>ディレクトリに位置します( <hps entity name > はQsysでのHPSコンポーネント名です)。
ピンのマルチプレクサ化やピン・アサインメントの変更といったハードウェアの変更がHPSに影響する場合は必ずハードウェア・ハンドオフ・ファイルをアップデートし、BSPを再度生成する必要があります。