インテルのみ表示可能 — GUID: mwh1409960094158
Ixiasoft
インテルのみ表示可能 — GUID: mwh1409960094158
Ixiasoft
2.4. Technology Map Viewerの概要
Technology Map Viewerは、デザイン内のアトムプリミティブ(デバイス・ロジック・セルやI/Oポートなど)の階層を表示します。サポートされているデバイスファミリーの場合、ロジックセル(LCELL)内の内部レジスターとルック・アップ・テーブル(LUT)、およびI Oアトムプリミティブのレジスターも表示できます。
可能な場合、 インテル® Quartus® Primeソフトウェアは、合成全体を通じて各階層のポート名を維持します。ただし、ソフトウェアによってポート名が変更またはデザインから削除される場合があります。たとえば、ソフトウェアは、合成中に未接続またはGNDまたはVCCによって駆動されているポートを削除します。ポート名が変更されると、ソフトウェアはデザイン内の関連するユーザーロジック名、またはIN1やOUT1などの汎用ポート名を割り当てます。
合成、フィッティング、またはタイミング解析の後に、 インテル® Quartus® Primeテクノロジーにマップされた結果を表示できます。Technology Map Viewerを実行するには Startの インテル® Quartus® Primeプロジェクト、Processingメニューで、ポイントとターゲット・テクノロジにデザインを合成し、マッピングするためにStart Analysis & Synthesisをクリックします。この段階で、Technology Map Viewerには、Technology Map Viewer(Post‑Mapping)と同じポスト・マッピング・ネットリストが表示されます。完全なコンパイル、またはコンパイルフローに合成段階を含むプロセスを実行することもできます。
Fitterステージを完了したデザインの場合、Technology Map ViewerはFitterが物理合成の最適化を通じてネットリストを変更した方法を示し、Technology Map Viewer(Post‑Mapping)はマッピング後のネットリストを示します。 Timing Analysisステージを完了すると、Technology Map ViewerのTiming Analyzerレポートからタイミングパスを見つけることができます。
Technology Map Viewerを開くには、Tools > Netlist Viewers > Technology Map Viewer (Post-Fitting)またはTechnology Map Viewer (Post Mapping)をクリックします。