インテルのみ表示可能 — GUID: mwh1410471297647
Ixiasoft
インテルのみ表示可能 — GUID: mwh1410471297647
Ixiasoft
4.2.3.10. ガイドライン:DSPブロックのリターゲットまたはバランス
DSPファンクションがパラメーター・エディターで作成された場合、パラメーター・エディターを開き、DSPブロックではなくロジックセルをターゲットとするようにファンクションを編集します。 インテル® Quartus® Primeソフトウェアは、実装を制御するためにDEDICATED_MULTIPLIER_CIRCUITRY IPコア・パラメーターを使用します。
DSPブロックは、乗算器、乗算加算器、および乗算アキュムレーター用のHDLコードからも推論できます。 合成ツールでこの推論をオフにすることができます。 インテル® Quartus® Prime統合合成を使用している場合、プロジェクト全体に対してAuto DSP Block Replacementロジックオプションをオフにすることで推論を無効にできます。 Assignments > Settings > Compiler Settings > Advanced Settings (Synthesis)をクリックします。Auto DSP Block Replacementをオフにします。 または、Assignment Editorを使用して特定のブロックのオプションをディセーブルすることもできます。
この インテル® Quartus® Primeソフトウェアには、DSPブロック要素をロジックセルまたは異なるDSPブロックモードでインプリメントするDSP Block Balancingロジックオプションもあります。 デフォルトのAuto設定では、面積を最小化し、デザインの速度を最大化するために、DSPブロックバランシングで必要に応じてDSPブロックスライスを自動的に変換できます。 インテル® Quartus® PrimeソフトウェアがどのようにDSP機能をロジックセルおよびDSPブロックに変換するかを制御するために、特定のノードまたはエンティティーに対して、またはプロジェクト全体ベースで他の設定を使用することができます。 AutoまたはOff以外の値を使用すると、IPコアのバリエーションで使用されているDEDICATED_MULTIPLIER_CIRCUITRYパラメーターが上書きされます。