インテルのみ表示可能 — GUID: zjj1521006267761
Ixiasoft
インテルのみ表示可能 — GUID: zjj1521006267761
Ixiasoft
2.10. リセット
- eio_sys_rst
- soft_tx_rst
- soft_rx_rst
- i_csr_rst_n (100G)/i_sl_csr_rst_n(10G/25G)
- i_tx_rst_n(100G)/i_sl_tx_rst_n(10G/25G)
- i_rx_rst_n(100G)/i_sl_rx_rst_n(10G/25G)
外部ハードリセット i_csr_rst_n/i_sl_csr_rst_n またはソフトリセット eio_sys_rst をアサートすると、すべてのイーサネット・レジスターが元の値に戻ります。これには、 統計値カウンターが含まれます。追加の専用リセット信号 i_reconfig_reset では、トランシーバーのリコンフィグレーションおよびイーサネットのリコンフィグレーション・インターフェイスをリセットします。
リセット信号 | ブロック | |||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|
TX EMIBインターフェイス | TX MAC | TX PCS | TX FEC | TX PMATX統計 | TX統計 | RX EMIBインターフェイス | RX MAC | RX PCS | RX FEC | RX PMATX統計 | RX統計 | |
i_csr_rst_n i_sl_csr_rst_n soft_sys_rst |
√ |
√ |
√ |
— |
√ |
√ |
— |
√ |
√ |
√— |
√ |
√ |
i_tx_rst_n i_sl_tx_rst_n soft_tx_rst |
— |
√ |
√ |
— |
√ |
— |
— |
— |
— |
— |
— |
— |
i_rsfec_tx_rst_n | — | — | — | √ |
— | — | — | — | — | — | — | — |
i_rx_rst_n i_sl_rx_rst_n soft_rx_rst |
— |
— |
— |
— |
— |
— |
— |
√ |
— |
√ |
— |
— |
i_rsfec_rx_rst_n | — | — | — | — | — | — | — | — | — | √ |
— | — |
soft_clear_tx_stats | — |
— |
— |
— |
— |
√ |
— |
— |
— |
— |
— |
— |
soft_clear_rx_stats | — |
— |
— |
— |
— |
— |
— |
— |
— |
— |
— |
√ |
一般的なリセット信号では次の機能をリセットします。
- soft_tx_rst 、 i_tx_rst_n/i_sl_tx_rst_n:
- IPコアをTX方向にリセットします。
- TX PCS、TX MAC、およびTX PMAインターフェイスをリセットします。
- このリセットにより o_tx_lanes_stable 出力信号がディアサートされます。
- soft_rx_rst 、 i_rx_rst_n/i_sl_rx_rst_n:
- IPコアをRX方向にリセットします。
- RX PCSおよびRX MACをリセットします。
- このリセットにより o_rx_pcs_ready 出力信号がディアサートされます。
- eio_sys_rst 、 i_csr_rst_n/i_sl_csr_rst_n:
- IPコアをリセットします。
- TXおよびRX MAC、TXおよびRX EMIBインターフェイス、イーサネット・リコンフィグレーション・レジスター、PCS、TXおよびRX PMAインターフェイスをリセットします。
- このリセットによってo_tx_lanes_stable および o_rx_pcs_ready 出力信号がディアサートされます。
- i_rsfec_tx_rst_n:
- すべてのRS-FECチャネルのRS-FEC TXデータパスをリセットします。
- この信号はすべてのRS-FECチャネルで共有されるため、この信号をアサートするとすべてのRS-FECチャネルがリセットされます。
- i_rsfec_rx_rst_n:
- すべてのRS-FECチャネルのRS-FEC RXデータパスをリセットします。
- この信号はすべてのRS-FECチャネルで共有されるため、この信号をアサートするとすべてのRS-FECチャネルがリセットされます。
さらに、同期 i_reconfig_reset 信号では、IPコア・トランシーバーのリコンフィグレーション・インターフェイスおよびイーサネットのリコンフィグレーション・インターフェイスをリセットします。関連付けられたクロックは i_reconfig_clk です。これによって2つのインターフェイスのクロッキングが行われます。
PMAリセットが必要なのは、PMA設定を変更した場合のみです。PMAリセットに関しては、Intel Stratix 10 E-Tile Transceiver PHY User GuideのPMA ResetおよびPMA Analog Resetを参照してください。
システムの考慮事項
システムリセットは、IPコアの動作開始前に実行する必要があります。このためには、できれば i_csr_rst_n 信号をアサートします。IPコアでは、正しいリセットシーケンスを実行して、IPコア全体をリセットします。
送信リセットのアサートをダウンストリーム・レシーバーが調整済みの状態で行うと、レシーバーはアラインメントを失います。ダウンストリーム・レシーバーでは、ロックを失う前に、誤った形式のフレームを受信する可能性があります。
受信リセットのアサートをアップストリーム・トランスミッターによるパケット送信中に行うと、送信中のパケットが破損します。