インテルのみ表示可能 — GUID: tbu1519747895502
Ixiasoft
インテルのみ表示可能 — GUID: tbu1519747895502
Ixiasoft
2.11.16. リセット信号
非同期リセットのアサートは、10 i_reconfig_clk サイクルの間、または特定リセットの効果が見られるまで行います。外部ハードリセット i_csr_rst_n をアサートすると、すべてのイーサネット・リコンフィグレーション・レジスターが元の値に戻ります。 o_rx_pcs_ready および o_tx_lanes_stable がアサートされるのは、コアによるリセットが正常に終了したときです。
信号 |
説明 |
---|---|
i_sl_tx_rst_n i_sl_tx_rst_n[n-1:0] i_tx_rst_n |
アクティブLowハードリセット信号です。 TX PCSおよびTX MACを含むTXインターフェイスをリセットします。このリセットにより、 o_tx_lanes_stable 出力信号がディアサートされます。 |
i_sl_rx_rst_n i_sl_rx_rst_n[n-1:0] i_rx_rst_n |
アクティブLowハードリセット信号です。 RX PCSおよびRX MACを含むRXインターフェイスをリセットします。このリセットにより、 o_rx_pcs_ready 出力信号がディアサートされます。 |
i_sl_csr_rst_n i_sl_csr_rst_n[n-1:0] i_csr_rst_n |
アクティブLowハード・グローバル・リセットです。 フルIPコアをリセットします。 TX MAC、RX MAC、TX PCS、RX PCS、トランシーバー (トランシーバ・リコンフィグレーション・レジスターとインターフェイス) 、およびイーサネット・リコンフィグレーション・レジスターをリセットします。このリセットにより、 o_tx_lanes_stable および o_rx_pcs_ready 出力信号がディアサートされます。 |
i_reconfig_reset | イーサネット インテルFPGA IP向けEタイル ハードIP コアAvalon-MMインターフェイス、トランシーバー・リコンフィグレーション・インターフェイスとイーサネット・リコンフィグレーション・インターフェイスをリセットします。ただし、アクセスを提供するレジスターはリセットしません。 この信号は、 i_reconfig_clk クロックと同期しています。 |