Arria® 10 デバイスの概要 　　　

ダウンロード PDF
ID 683332
日付 10/31/2016
Public
ドキュメント目次
ドキュメント目次 x
1. Arria 10 デバイスの概要
1. Arria 10 デバイスの概要 x
1.1. Arria 10デバイスの大きな強み 1.2. Arria 10の機能についての概要 1.3. Arria 10デバイスのバリアントおよびパッケージ 1.4. Arria 10デバイスの I/O バーティカル・マイグレーション 1.5. アダプティブ・ロジック・モジュール 1.6. 可変精度 DSP ブロック 1.7. エンベデッド・メモリー・ブロック 1.8. クロック・ネットワークと PLL クロックソース 1.9. FPGA 汎用 I/O 1.10. 外部メモリー・インターフェイス 1.11. PCIe Gen1、Gen2 と Gen3 ハード IP 1.12. Interlaken ならびに 10 Gbps イーサネット向けエンハンスト PCS ハード IP 1.13. 低消費電力シリアル・トランシーバー 1.14. ハード・プロセッサー・システムを備える SoC 1.15. ダイナミックおよびパーシャル・リコンフィグレーション 1.16. エンハンスト・コンフィグレーションとプロトコル経由のコンフィグレーション 1.17. SEUエラーの検出と修正 1.18. 消費電力マネジメント 1.19. インクリメンタル・コンパイル 1.20. 改訂履歴
1.3. Arria 10デバイスのバリアントおよびパッケージ x
1.3.1. Arria 10 GX 1.3.2. Arria 10 GT 1.3.3. Arria 10 SX
1.3.1. Arria 10 GX x
1.3.1.1. 使用可能なオプション 1.3.1.2. 最大リソース 1.3.1.3. パッケージプラン
1.3.2. Arria 10 GT x
1.3.2.1. 使用可能なオプション 1.3.2.2. 最大リソース 1.3.2.3. パッケージプラン
1.3.3. Arria 10 SX x
1.3.3.1. 使用可能なオプション 1.3.3.2. 最大リソース 1.3.3.3. パッケージプラン
1.4. Arria 10デバイスの I/O バーティカル・マイグレーション x
1.4.1. Arria 10とStratix 10デバイスとの間の移行
1.7. エンベデッド・メモリー・ブロック x
1.7.1. エンベデッド・メモリーのタイプ 1.7.2. Arria 10デバイスのエンベデッド・メモリー容量 1.7.3. シングルポート・モード向けのエンベデッド・メモリー・コンフィグレーション
1.8. クロック・ネットワークと PLL クロックソース x
1.8.1. フラクショナル合成 PLL と I/O PLL
1.10. 外部メモリー・インターフェイス x
1.10.1. Arria 10 デバイスでサポートされるメモリー規格
1.12. Interlaken ならびに 10 Gbps イーサネット向けエンハンスト PCS ハード IP x
1.12.1. Interlaken のサポート 1.12.2. 1G/10 Gbps イーサネットのサポート
1.13. 低消費電力シリアル・トランシーバー x
1.13.1. トランシーバー・チャネル 1.13.2. PMA の機能 1.13.3. PCS の機能
1.13.3. PCS の機能 x
1.13.3.1. PCS プロトコルのサポート
1.14. ハード・プロセッサー・システムを備える SoC x
1.14.1. 20nm HPS の大きな強み 1.14.2. HPS の機能 1.14.3. FPGA のコンフィグレーションとプロセッサーのブート 1.14.4. ハードウェアおよびソフトウェア開発
1.14.2. HPS の機能 x
1.14.2.1. システム・ペリフェラルとデバッグ・アクセス・ポート 1.14.2.2. HPS–FPGA AXI ブリッジ 1.14.2.3. HPS SDRAM コントローラー・サブシステム
1.15. ダイナミックおよびパーシャル・リコンフィグレーション x
1.15.1. ダイナミック・リコンフィグレーション 1.15.2. パーシャル・リコンフィグレーション
1. Arria 10 デバイスの概要

1.3.1.3. パッケージプラン

表 7.   Arria 10 GXデバイス（U19、F27、F29）のパッケージプラン（暫定版） Arria 10デバイスの I/O と高速 I/O については、各デバイス・パッケージの 3 V I/O、LVDS I/O と LVDS チャネルの数の章を参照してください。

製品ライン

U19

（19 mm × 19 mm 484 ピン UBGA）

F27

（27 mm × 27 mm 672 ピン FBGA）

F29

（29 mm × 29 mm 780 ピン FBGA）

3 V I/O LVDS I/O XCVR 3 V I/O LVDS I/O XCVR 3 V I/O LVDS I/O XCVR
GX 160 48 192 6 48 192 12 48 240 12
GX 220 48 192 6 48 192 12 48 240 12
GX 270 — — — 48 192 12 48 312 12
GX 320 — — — 48 192 12 48 312 12
GX 480 — — — — — — 48 312 12
表 8.   Arria 10 GXデバイス（F34、F35、NF40、KF40）のパッケージプラン（暫定版） Arria 10デバイスの I/O と高速 I/O については、各デバイス・パッケージの 3 V I/O、LVDS I/O と LVDS チャネルの数の章を参照してください。

製品ライン

F34

（35 mm × 35 mm 1152 ピン FBGA）

F35

（35 mm × 35 mm 1152 ピン FBGA）

KF40

（40 mm × 40 mm 1517 ピン FBGA）

NF40

（40 mm × 40 mm 1517 ピン FBGA）

3 V I/O LVDS I/O XCVR 3 V I/O LVDS I/O XCVR 3 V I/O LVDS I/O XCVR 3 V I/O LVDS I/O XCVR
GX 270 48 336 24 48 336 24 — — — — — —
GX 320 48 336 24 48 336 24 — — — — — —
GX 480 48 444 24 48 348 36 — — — — — —
GX 570 48 444 24 48 348 36 96 600 36 48 540 48
GX 660 48 444 24 48 348 36 96 600 36 48 540 48
GX 900 — 504 24 — — — — — — — 600 48
GX 1150 — 504 24 — — — — — — — 600 48
表 9.   Arria 10 GXデバイス（RF40、NF45、SF45、UF45）のパッケージプラン（暫定版） Arria 10デバイスの I/O と高速 I/O については、各デバイス・パッケージの 3 V I/O、LVDS I/O と LVDS チャネルの数の章を参照してください。

製品ライン

RF40

（40 mm × 40 mm 1517 ピン FBGA）

NF45

（45 mm × 45 mm 1932 ピン FBGA）

SF45

（45 mm × 45 mm 1932 ピン FBGA）

UF45

（45 mm × 45 mm 1932 ピン FBGA）

3 V I/O LVDS I/O XCVR 3 V I/O LVDS I/O XCVR 3 V I/O LVDS I/O XCVR 3 V I/O LVDS I/O XCVR
GX 900 — 342 66 — 768 48 — 624 72 — 480 96
GX 1150 — 342 66 — 768 48 — 624 72 — 480 96
関連情報
レベル 2 の表題