Arria® 10 デバイスの概要 　　　

ダウンロード PDF
ID 683332
日付 10/31/2016
Public
ドキュメント目次
ドキュメント目次 x
1. Arria 10 デバイスの概要
1. Arria 10 デバイスの概要 x
1.1. Arria 10デバイスの大きな強み 1.2. Arria 10の機能についての概要 1.3. Arria 10デバイスのバリアントおよびパッケージ 1.4. Arria 10デバイスの I/O バーティカル・マイグレーション 1.5. アダプティブ・ロジック・モジュール 1.6. 可変精度 DSP ブロック 1.7. エンベデッド・メモリー・ブロック 1.8. クロック・ネットワークと PLL クロックソース 1.9. FPGA 汎用 I/O 1.10. 外部メモリー・インターフェイス 1.11. PCIe Gen1、Gen2 と Gen3 ハード IP 1.12. Interlaken ならびに 10 Gbps イーサネット向けエンハンスト PCS ハード IP 1.13. 低消費電力シリアル・トランシーバー 1.14. ハード・プロセッサー・システムを備える SoC 1.15. ダイナミックおよびパーシャル・リコンフィグレーション 1.16. エンハンスト・コンフィグレーションとプロトコル経由のコンフィグレーション 1.17. SEUエラーの検出と修正 1.18. 消費電力マネジメント 1.19. インクリメンタル・コンパイル 1.20. 改訂履歴
1.3. Arria 10デバイスのバリアントおよびパッケージ x
1.3.1. Arria 10 GX 1.3.2. Arria 10 GT 1.3.3. Arria 10 SX
1.3.1. Arria 10 GX x
1.3.1.1. 使用可能なオプション 1.3.1.2. 最大リソース 1.3.1.3. パッケージプラン
1.3.2. Arria 10 GT x
1.3.2.1. 使用可能なオプション 1.3.2.2. 最大リソース 1.3.2.3. パッケージプラン
1.3.3. Arria 10 SX x
1.3.3.1. 使用可能なオプション 1.3.3.2. 最大リソース 1.3.3.3. パッケージプラン
1.4. Arria 10デバイスの I/O バーティカル・マイグレーション x
1.4.1. Arria 10とStratix 10デバイスとの間の移行
1.7. エンベデッド・メモリー・ブロック x
1.7.1. エンベデッド・メモリーのタイプ 1.7.2. Arria 10デバイスのエンベデッド・メモリー容量 1.7.3. シングルポート・モード向けのエンベデッド・メモリー・コンフィグレーション
1.8. クロック・ネットワークと PLL クロックソース x
1.8.1. フラクショナル合成 PLL と I/O PLL
1.10. 外部メモリー・インターフェイス x
1.10.1. Arria 10 デバイスでサポートされるメモリー規格
1.12. Interlaken ならびに 10 Gbps イーサネット向けエンハンスト PCS ハード IP x
1.12.1. Interlaken のサポート 1.12.2. 1G/10 Gbps イーサネットのサポート
1.13. 低消費電力シリアル・トランシーバー x
1.13.1. トランシーバー・チャネル 1.13.2. PMA の機能 1.13.3. PCS の機能
1.13.3. PCS の機能 x
1.13.3.1. PCS プロトコルのサポート
1.14. ハード・プロセッサー・システムを備える SoC x
1.14.1. 20nm HPS の大きな強み 1.14.2. HPS の機能 1.14.3. FPGA のコンフィグレーションとプロセッサーのブート 1.14.4. ハードウェアおよびソフトウェア開発
1.14.2. HPS の機能 x
1.14.2.1. システム・ペリフェラルとデバッグ・アクセス・ポート 1.14.2.2. HPS–FPGA AXI ブリッジ 1.14.2.3. HPS SDRAM コントローラー・サブシステム
1.15. ダイナミックおよびパーシャル・リコンフィグレーション x
1.15.1. ダイナミック・リコンフィグレーション 1.15.2. パーシャル・リコンフィグレーション
1. Arria 10 デバイスの概要

1.13.3. PCS の機能

以下の表にArria 10のトランシーバーの PCS 機能をまとめます。トランシーバー PCS を使用して、125 Mbpsから25.8 Gbpsまでの広範囲のプロトコルをサポートすることができます。

PCS 概要
標準 PCS
  • 最大 12 Gbps のデータレートで動作
  • PCI-Express、CPRI 4.2＋、GigE、IEEE 1588 といったハード PCS のプロトコルをサポート
  • ベーシックまたはカスタム（標準 PCS）のトランシーバー・コンフィグレーション・ルールを使用する、さまざまなプロトコルを実装
エンハンスト PCS
  • PMA を介してオフチップにデータが送信される、または受信する前に、大部分のシリアルデータの業界規格に共通する、ワード・アライメント、エンコードとデコード、フレーミングといった機能を処理
  • FPGA ファブリックにおけるデータ転送を処理します。
  • PMA との内部的なデータ転送を処理
  • 周波数補償を提供します。
  • 複数チャネルで低スキューのアプリケーションのチャネル・ボンディングを処理
PCIe Gen3 PCS
  • Gen1、Gen2、および Gen3 のデータレート間でのデータおよびクロックのシームレスな切り替えをサポート
  • PIPE 3.0 機能のサポートを提供
  • ハード IP バイパスと同様にハード IP 有効も備える PIPE インターフェイスをサポート
関連情報
レベル 2 の表題