Arria® 10 デバイスの概要    

ID 683332
日付 10/31/2016
Public
ドキュメント目次

1.11. PCIe Gen1、Gen2 と Gen3 ハード IP

Arria 10デバイスは、高性能かつ使いやすくデザインされた PCIe ハード IP を含みます。

  • PCIe スタックのすべての層を含む—トランザクション層、データリンク層、物理層
  • PCIe Gen3、Gen2、Gen1 のエンドポイントとルートポートを、x1、x2、x4、x8 レーンの設定でサポート
  • コアロジックから独立した動作—オプションの CvP(Configuration via Protocol)により、Arria 10デバイスが FPGA の残りの部分のためにプログラミング・ファイルのロードを完了させる間に、PCIe リンクが100ms以内にリンク・トレーニングを起動し完了させることが可能
  • シングルルート I/O 仮想化(SR-IOV)のような新しい機能やオプションのプロトコル拡張のサポートを容易にする機能性を追加
  • ECC を用いた改良版エンド・ツー・エンド・データパス保護の提供
  • Gen1、Gen2、または Gen3 の速度で PCIe を用いる FPGA (Configuration via Protocol)のサポート