インテルのみ表示可能 — GUID: sam1403480129124
Ixiasoft
1.1. Arria 10デバイスの大きな強み
1.2. Arria 10の機能についての概要
1.3. Arria 10デバイスのバリアントおよびパッケージ
1.4. Arria 10デバイスの I/O バーティカル・マイグレーション
1.5. アダプティブ・ロジック・モジュール
1.6. 可変精度 DSP ブロック
1.7. エンベデッド・メモリー・ブロック
1.8. クロック・ネットワークと PLL クロックソース
1.9. FPGA 汎用 I/O
1.10. 外部メモリー・インターフェイス
1.11. PCIe Gen1、Gen2 と Gen3 ハード IP
1.12. Interlaken ならびに 10 Gbps イーサネット向けエンハンスト PCS ハード IP
1.13. 低消費電力シリアル・トランシーバー
1.14. ハード・プロセッサー・システムを備える SoC
1.15. ダイナミックおよびパーシャル・リコンフィグレーション
1.16. エンハンスト・コンフィグレーションとプロトコル経由のコンフィグレーション
1.17. SEUエラーの検出と修正
1.18. 消費電力マネジメント
1.19. インクリメンタル・コンパイル
1.20. 改訂履歴
インテルのみ表示可能 — GUID: sam1403480129124
Ixiasoft
1.5. アダプティブ・ロジック・モジュール
Arria 10デバイスは、20 nm ALMをロジック・ファブリックの基本的なビルディング・ブロックとして使用しています。
ALMのアーキテクチャーには、前世代FPGAのものと同じアーキテクチャーが使用されており、効率的なロジック・ファンクションの実装、およびデバイス世代間におけるIPの変更が容易に実行可能です。
下の図に示すように、ALMは4つの専用レジスターを持つ分割可能な8入力ルック・アップ・テーブル (LUT) を使用して、レジスターを多く含むデザインにてタイミング収束を改善します。また、LUTアーキテクチャーごとに2つのレジスターが使用される従来のものと比較して、より多くのデザインを搭載することが可能です。
図 5. Arria 10デバイスのALM
Quartus® PrimeはALMロジック構造に従ってデザインを最適化し、Arria 10ALMアーキテクチャーにレガシーデザインを自動的にマッピングします。