インテルのみ表示可能 — GUID: sam1403480272325
Ixiasoft
1.1. Arria 10デバイスの大きな強み
1.2. Arria 10の機能についての概要
1.3. Arria 10デバイスのバリアントおよびパッケージ
1.4. Arria 10デバイスの I/O バーティカル・マイグレーション
1.5. アダプティブ・ロジック・モジュール
1.6. 可変精度 DSP ブロック
1.7. エンベデッド・メモリー・ブロック
1.8. クロック・ネットワークと PLL クロックソース
1.9. FPGA 汎用 I/O
1.10. 外部メモリー・インターフェイス
1.11. PCIe Gen1、Gen2 と Gen3 ハード IP
1.12. Interlaken ならびに 10 Gbps イーサネット向けエンハンスト PCS ハード IP
1.13. 低消費電力シリアル・トランシーバー
1.14. ハード・プロセッサー・システムを備える SoC
1.15. ダイナミックおよびパーシャル・リコンフィグレーション
1.16. エンハンスト・コンフィグレーションとプロトコル経由のコンフィグレーション
1.17. SEUエラーの検出と修正
1.18. 消費電力マネジメント
1.19. インクリメンタル・コンパイル
1.20. 改訂履歴
インテルのみ表示可能 — GUID: sam1403480272325
Ixiasoft
1.20. 改訂履歴
日付 | バージョン | 変更内容 |
---|---|---|
2016 年 10 月 | 2016.10.31 |
|
2016 年 5 月 | 2016.05.02 |
|
2016 年 2 月 | 2016.02.11 |
|
2015 年 12 月 | 2015.12.14 |
|
2015 年 11 月 | 2015.11.02 |
|
2015 年 6 月 | 2015.06.15 | バーティカル・マイグレーションの Arria 10 GT の製品ラインを訂正。 |
2015 年 5 月 | 2015.05.15 | Arria 10ハードメモリー・コントローラーでサポートされるメモリー規格において、表のDDR3 のハーフレートとクオーターレートを修正。 |
2015 年 5 月 | 2015.05.04 |
|
2015 年 1 月 | 2015.01.23 |
|
2014 年 9 月 | 2014.09.30 |
|
2014 年 8 月 | 2014.08.18 |
|
2014 年 6 月 | 2014.06.19 | HPS ブロックの専用 I/O 数を 17 に更新。 |
2014年2月 | 2014.02.21 | 図 2 の GT デバイスのトランシーバー・スピード・グレード・オプションを更新。 |
2014 年 2 月 | 2014.02.06 | Arria 10 GTデバイスのデータレートを28.1 Gbpsから28.3 Gbpsに更新。 |
2013 年 12 月 | 2013.12.10 |
|
2013 年 12 月 | 2013.12.02 | 初版 |