Arria® 10 デバイスの概要    

ID 683332
日付 10/31/2016
Public
ドキュメント目次

1.20. 改訂履歴

日付 バージョン 変更内容
2016 年 10 月 2016.10.31
  • Arria 10GX デバイスのパッケージから F36 を削除
  • Arria 10GT デバイスの発注コードと最大 GX トランシーバー数を更新。 Arria 10GT デバイスは、最大 72 のトランシーバーを備えた SF45 のパッケージオプションでのみ使用可能。
2016 年 5 月 2016.05.02
  • FPGA のコンフィグレーションとプロセッサーのブートの項を更新。
  • Arria 10 デバイスでのサポート外となったため、Arria 10 の機能についての概要、Arria 10 デバイスタイプとパッケージ の項から、 VCC PowerManager を削除。
  • Arria 10 デバイスでサポートされる規格の HPS でサポートされるメモリー規格の表から、この規格は FPGA でのみサポートされるため、LPDDR3 を削除。
  • Arria 10 GX と SX デバイスにおいて、デバイスタイプとパッケージ からトランシーバー・スピード・グレード 5 を削除。
2016 年 2 月 2016.02.11
  • 最大 Arria 10 GT データレートを 25.8 Gbps に、最小データレートを 1 Gbps にグローバルに変更
  • Arria 10 の機能についての概要のコア・クロック・ネットワークの内容を改訂。
  • Arria 10 の機能についての概要において、トランシーバー・パラメーターを変更。
  • Arria 10 GT デバイスの最大リソース数において、トランシーバー・パラメーターのを変更。
  • Arria 10 GT デバイスのパッケージプランの表において、GT デバイスの使用可能なパッケージを変更。
  • Arria 10 製品ライン間で移行できる範囲の図において、GT デバイスのパッケージコンフィグレーションを変更。
  • 低消費電力シリアル・トランシーバーの項においてトランシーバー・パラメーターを変更。
  • Arria 10 デバイスファミリのデバイスタイプにおいて、トランシーバーの詳細を変更。
  • Arria 10 GT デバイスの注文コードと使用可能なオプションの例(暫定版)を変更。
  • PMA の機能の項において、GT デバイスのデータレートを変更。
  • PCS の機能の項において、GT デバイスのデータレートを変更。
2015 年 12 月 2015.12.14
  • Arria 10 GX 660 における M20K メモリー・ブロック数を 2133 から 2131 へ、トータル RAM ビット数を 48,448 から 48,408 へ修正し、更新。
  • 浮動小数点演算リソースのリスト表において、Arria 10 GX 660 のDSPの数を 1,688 から 1,688 へ訂正。
2015 年 11 月 2015.11.02
  • Arria 10 GX 220、GX 320、GX 480、GX 660、SX 220、SX 320、SX 480、および SX 660 において最大リソース数を更新。
  • Arria 10デバイスの表のマルチプライヤーの数において、Arria 10 GX 320、GX 480、GX 660、SX 320、SX 480、および SX 660 においてリソース数を更新。
  • Arria 10 GX,、GT、および SX における可能なオフションを更新。
  • 表記をQuartus IIからQuartus Primeへ変更。
2015 年 6 月 2015.06.15 バーティカル・マイグレーションの Arria 10 GT の製品ラインを訂正。
2015 年 5 月 2015.05.15 Arria 10ハードメモリー・コントローラーでサポートされるメモリー規格において、表のDDR3 のハーフレートとクオーターレートを修正。
2015 年 5 月 2015.05.04
  • Arria 10 の機能についての概要に 13.5G JESD204b を追加。
  • Arria 10 GT パッケージ・プランの項において、Arria 10 GT Channel Usage のリンクを追加。
  • Arria 10 GT デバイスのデバイスの最大リソース数の表に注釈を追加。
  • 低消費電力シリアル・トランシーバーの項において、トランシーバーの必要電力を更新。
2015 年 1 月 2015.01.23
  • Arria 10 の機能についての概要に浮動小数点演算機能を追加。
  • トータル・エンベデッド・メモリーを 38.38 メガビット(Mb)から 65.6Mbに更新。
  • Arria 10デバイスでサポートされるメモリー規格の表を更新。
  • DDR3U、LPDDR3 SDRAM、RLDRAM 2、および DDR2 のサポートを削除。
  • RLDRAM 3 のサポートをハードメモリー・コントローラーからソフトメモリー・コントローラーに移動。RLDRAM 3 は、ソフトメモリー・コントローラーの ハード PHY でサポート可能。
  • ソフトメモリー・コントローラーのサポートに QDR IV を追加。
  • 最大リソース数の表の各製品ラインに、使用可能なハードメモリー・コントローラーの数を追記し、更新。
  • トランシーバー PCS のデータレートを 12.5 Gbps から 12 Gbps に更新。
  • 最大クロックレートの PS、FPP x8 と FPP x16、および HPS を介したコンフィグレーションを、125 MHz から100 MHz に更新。
  • フラクショナル合成 PLL に PLL カスケード接続の機能を追加。
  • HPS プログラマブル汎用 I/O を 54 から 62 に更新。. 
2014 年 9 月 2014.09.30
  • Arria 10 GX の F35 および F36 パッケージの 3 V I/O および LVDS I/O数を修正。
  • Arria GX 570 と 660 の NF40 パッケージの 3 V I/O、LVDS I/O、およびトランシーバー数を修正。
  • Arria GX 900 と 1150 ではNF40 パッケージが使用不可であるため、3 V I/O、LVDS I/O、およびトランシーバー数を削除。
2014 年 8 月 2014.08.18
  • Arria 10 GX 660デバイスの M20K メモリー(Kb)の最大リソース数を 42,660 から 42,620 に更新。
  • パッケージプランの表に LVDS I/O バンクと 3V I/O バンクからなる GPIO のカラムを追加。
  • I/O バーティカル・マイグレーションの項にクロック周波数 533 MHz 以上のメモリー・インターフェイスの使用方法を追加。
  • RLDRAM3 サポートでハード PHY とソフトメモリー・コントローラーを使用することを明確にするための情報を追加。
  • 可変精度 DSP ブロックのサポートに浮動小数点演算を追加。
2014 年 6 月 2014.06.19 HPS ブロックの専用 I/O 数を 17 に更新。
2014年2月 2014.02.21 図 2 の GT デバイスのトランシーバー・スピード・グレード・オプションを更新。
2014 年 2 月 2014.02.06 Arria 10 GTデバイスのデータレートを28.1 Gbpsから28.3 Gbpsに更新。
2013 年 12 月 2013.12.10
  • HPS メモリー規格のサポートを LPDDR2 から LPDDR3 に更新。
  • HPS のブロック図に専用 HPS I/O と FPGA コンフィグレーション・ブロックの追加、ならびに、SD/SDIO/MMC、DMA、SPIと、ECC対応NANDフラッシュのブロックを再配置。
2013 年 12 月 2013.12.02 初版