インテルのみ表示可能 — GUID: sam1403480162646
Ixiasoft
1.1. Arria 10デバイスの大きな強み
1.2. Arria 10の機能についての概要
1.3. Arria 10デバイスのバリアントおよびパッケージ
1.4. Arria 10デバイスの I/O バーティカル・マイグレーション
1.5. アダプティブ・ロジック・モジュール
1.6. 可変精度 DSP ブロック
1.7. エンベデッド・メモリー・ブロック
1.8. クロック・ネットワークと PLL クロックソース
1.9. FPGA 汎用 I/O
1.10. 外部メモリー・インターフェイス
1.11. PCIe Gen1、Gen2 と Gen3 ハード IP
1.12. Interlaken ならびに 10 Gbps イーサネット向けエンハンスト PCS ハード IP
1.13. 低消費電力シリアル・トランシーバー
1.14. ハード・プロセッサー・システムを備える SoC
1.15. ダイナミックおよびパーシャル・リコンフィグレーション
1.16. エンハンスト・コンフィグレーションとプロトコル経由のコンフィグレーション
1.17. SEUエラーの検出と修正
1.18. 消費電力マネジメント
1.19. インクリメンタル・コンパイル
1.20. 改訂履歴
インテルのみ表示可能 — GUID: sam1403480162646
Ixiasoft
1.10. 外部メモリー・インターフェイス
Arria 10デバイスは、最高 2,666 Mbpsで動作する最大 7 つの 32 ビット DDR4 メモリー・インターフェイスを備える大規模な外部メモリー帯域幅を提供します。この帯域幅はデザインの容易さ、低い消費電力、ハード化された高性能メモリー・コントローラーのリソース効率を提供します。
Arria 10 FPGA ならびに SoC のメモリー・インターフェイスは最高の性能と使いやすさを提供します。ハードまたはソフトメモリー・コントローラーを使用すると 144 ビットの最大幅までをコンフィグレーションできます。必要に応じてハードメモリー・コントローラーをバイパスし、ユーザーロジックに実装されたソフト・コントローラーを使用することができます。
各 I/O は、読み出しレべリングと書き込みレべリング、レイテンシーを下げてマージンを向上する FIFO バッファリング、タイミング・キャリブレーション、およびオンチップ終端といった主要なメモリー・インターフェイスの機能を処理する能力を持つ、ハード化された DDR 読み出しパスと書き込みパス（PHY）を含んでいます。
タイミング・キャリブレーションは、アルテラのNios® II テクノロジーに基づくハード・マイクロコントローラーが補助しており、これは特に複数のメモリー・インターフェイスのキャリブレーションをコントロールすることに適しています。キャリブレーションにより、Arria 10デバイスがArria 10デバイス自身の、もしくは外部メモリーでの、プロセス、電圧、または温度のあらゆる変化を補償することができます。アドバンスト・キャリブレーション・アルゴリズムは、すべての動作条件にわたって最大の帯域幅と堅牢なタイミングマージンを確実にします。
パラレル・メモリー・インターフェイスに加えて、Arria 10デバイスは、ハイブリッド・メモリー・キューブ（HMC）のようなシリアル・メモリー・テクノロジーをサポートしています。HMC はArria 10の高速シリアル・トランシーバーでサポートされており、トランシーバーは最大 4 つの HMC リンクと接続し、各リンクは最大15 Gbpsのデータレートで動作します。