Arria® 10 デバイスの概要 　　　

ダウンロード PDF
ID 683332
日付 10/31/2016
Public
ドキュメント目次
ドキュメント目次 x
1. Arria 10 デバイスの概要
1. Arria 10 デバイスの概要 x
1.1. Arria 10デバイスの大きな強み 1.2. Arria 10の機能についての概要 1.3. Arria 10デバイスのバリアントおよびパッケージ 1.4. Arria 10デバイスの I/O バーティカル・マイグレーション 1.5. アダプティブ・ロジック・モジュール 1.6. 可変精度 DSP ブロック 1.7. エンベデッド・メモリー・ブロック 1.8. クロック・ネットワークと PLL クロックソース 1.9. FPGA 汎用 I/O 1.10. 外部メモリー・インターフェイス 1.11. PCIe Gen1、Gen2 と Gen3 ハード IP 1.12. Interlaken ならびに 10 Gbps イーサネット向けエンハンスト PCS ハード IP 1.13. 低消費電力シリアル・トランシーバー 1.14. ハード・プロセッサー・システムを備える SoC 1.15. ダイナミックおよびパーシャル・リコンフィグレーション 1.16. エンハンスト・コンフィグレーションとプロトコル経由のコンフィグレーション 1.17. SEUエラーの検出と修正 1.18. 消費電力マネジメント 1.19. インクリメンタル・コンパイル 1.20. 改訂履歴
1.3. Arria 10デバイスのバリアントおよびパッケージ x
1.3.1. Arria 10 GX 1.3.2. Arria 10 GT 1.3.3. Arria 10 SX
1.3.1. Arria 10 GX x
1.3.1.1. 使用可能なオプション 1.3.1.2. 最大リソース 1.3.1.3. パッケージプラン
1.3.2. Arria 10 GT x
1.3.2.1. 使用可能なオプション 1.3.2.2. 最大リソース 1.3.2.3. パッケージプラン
1.3.3. Arria 10 SX x
1.3.3.1. 使用可能なオプション 1.3.3.2. 最大リソース 1.3.3.3. パッケージプラン
1.4. Arria 10デバイスの I/O バーティカル・マイグレーション x
1.4.1. Arria 10とStratix 10デバイスとの間の移行
1.7. エンベデッド・メモリー・ブロック x
1.7.1. エンベデッド・メモリーのタイプ 1.7.2. Arria 10デバイスのエンベデッド・メモリー容量 1.7.3. シングルポート・モード向けのエンベデッド・メモリー・コンフィグレーション
1.8. クロック・ネットワークと PLL クロックソース x
1.8.1. フラクショナル合成 PLL と I/O PLL
1.10. 外部メモリー・インターフェイス x
1.10.1. Arria 10 デバイスでサポートされるメモリー規格
1.12. Interlaken ならびに 10 Gbps イーサネット向けエンハンスト PCS ハード IP x
1.12.1. Interlaken のサポート 1.12.2. 1G/10 Gbps イーサネットのサポート
1.13. 低消費電力シリアル・トランシーバー x
1.13.1. トランシーバー・チャネル 1.13.2. PMA の機能 1.13.3. PCS の機能
1.13.3. PCS の機能 x
1.13.3.1. PCS プロトコルのサポート
1.14. ハード・プロセッサー・システムを備える SoC x
1.14.1. 20nm HPS の大きな強み 1.14.2. HPS の機能 1.14.3. FPGA のコンフィグレーションとプロセッサーのブート 1.14.4. ハードウェアおよびソフトウェア開発
1.14.2. HPS の機能 x
1.14.2.1. システム・ペリフェラルとデバッグ・アクセス・ポート 1.14.2.2. HPS–FPGA AXI ブリッジ 1.14.2.3. HPS SDRAM コントローラー・サブシステム
1.15. ダイナミックおよびパーシャル・リコンフィグレーション x
1.15.1. ダイナミック・リコンフィグレーション 1.15.2. パーシャル・リコンフィグレーション
1. Arria 10 デバイスの概要

1.3.1.2. 最大リソース

表 5.   Arria 10 GXデバイス（GX 160、GX 220、GX 270、GX 320、GX 480）の最大リソース数（暫定版）
リソース 製品ライン
GX 160 GX 220 GX 270 GX 320 GX 480
ロジックエレメント（LE）（K） 160 220 270 320 480
ALM 61,510 80,330 101,620 119,900 183,590
レジスター 246,040 321,320 406,480 479,600 734,360
メモリー（Kb） M20K 8,800 11,740 15,000 17,820 28,620
MLAB 1,050 1,690 2,452 2,727 4,164
可変精度 DSP ブロック 156 192 830 985 1,368
18×19 乗算器 312 384 1,660 1,970 2,736
PLL フラクショナル合成 6 6 8 8 12
I/O 6 6 8 8 12
17.4 Gbpsトランシーバー 12 12 24 24 36
GPIO 3 sam1403480034722.html#sam1403480034722__fn_gpio 288 288 384 384 492
LVDS ペア4 sam1403480034722.html#sam1403480034722__fn_lvds_pair 120 120 168 168 222
PCIe ハード IP ブロック 1 1 2 2 2
ハードメモリー・コントローラー 6 6 8 8 12
表 6.   Arria 10 GXデバイス（GX 570、GX 660、GX 900、GX 1150）の最大リソース数（暫定版）
リソース 製品ライン
GX 570 GX 660 GX 900 GX 1150
ロジックエレメント（LE）（K） 570 660 900 1,150
ALM 217,080 251,680 339,620 427,200
レジスター 868,320 1,006,720 1,358,480 1,708,800
メモリー（Kb） M20K 36,000 42,620 48,460 54,260
MLAB 5,096 5,788 9,386 12,984
可変精度 DSP ブロック 1,523 1,687 1,518 1,518
18×19 乗算器 3,046 3,374 3,036 3,036
PLL フラクショナル合成 16 16 32 32
I/O 16 16 16 16
17.4 Gbpsトランシーバー 48 48 96 96
GPIO sam1403480034722.html#sam1403480034722__fn_gpio 696 696 768 768
LVDS ペア sam1403480034722.html#sam1403480034722__fn_lvds_pair 324 324 384 384
PCIe ハード IP ブロック 2 2 4 4
ハードメモリー・コントローラー 16 16 16 16
3 GPIO数にはトランシーバI/Oが含まれません。 Quartus® Prime開発ソフトウェアではユーザーI/O数にトランシーバI/O数が含まれます。
4 各 LVDS I/O ペアをそれぞれ差動入力もしくは差動出力として使用できます。
レベル 2 の表題