Arria® 10 デバイスの概要 　　　

ダウンロード PDF
ID 683332
日付 10/31/2016
Public
ドキュメント目次
ドキュメント目次 x
1. Arria 10 デバイスの概要
1. Arria 10 デバイスの概要 x
1.1. Arria 10デバイスの大きな強み 1.2. Arria 10の機能についての概要 1.3. Arria 10デバイスのバリアントおよびパッケージ 1.4. Arria 10デバイスの I/O バーティカル・マイグレーション 1.5. アダプティブ・ロジック・モジュール 1.6. 可変精度 DSP ブロック 1.7. エンベデッド・メモリー・ブロック 1.8. クロック・ネットワークと PLL クロックソース 1.9. FPGA 汎用 I/O 1.10. 外部メモリー・インターフェイス 1.11. PCIe Gen1、Gen2 と Gen3 ハード IP 1.12. Interlaken ならびに 10 Gbps イーサネット向けエンハンスト PCS ハード IP 1.13. 低消費電力シリアル・トランシーバー 1.14. ハード・プロセッサー・システムを備える SoC 1.15. ダイナミックおよびパーシャル・リコンフィグレーション 1.16. エンハンスト・コンフィグレーションとプロトコル経由のコンフィグレーション 1.17. SEUエラーの検出と修正 1.18. 消費電力マネジメント 1.19. インクリメンタル・コンパイル 1.20. 改訂履歴
1.3. Arria 10デバイスのバリアントおよびパッケージ x
1.3.1. Arria 10 GX 1.3.2. Arria 10 GT 1.3.3. Arria 10 SX
1.3.1. Arria 10 GX x
1.3.1.1. 使用可能なオプション 1.3.1.2. 最大リソース 1.3.1.3. パッケージプラン
1.3.2. Arria 10 GT x
1.3.2.1. 使用可能なオプション 1.3.2.2. 最大リソース 1.3.2.3. パッケージプラン
1.3.3. Arria 10 SX x
1.3.3.1. 使用可能なオプション 1.3.3.2. 最大リソース 1.3.3.3. パッケージプラン
1.4. Arria 10デバイスの I/O バーティカル・マイグレーション x
1.4.1. Arria 10とStratix 10デバイスとの間の移行
1.7. エンベデッド・メモリー・ブロック x
1.7.1. エンベデッド・メモリーのタイプ 1.7.2. Arria 10デバイスのエンベデッド・メモリー容量 1.7.3. シングルポート・モード向けのエンベデッド・メモリー・コンフィグレーション
1.8. クロック・ネットワークと PLL クロックソース x
1.8.1. フラクショナル合成 PLL と I/O PLL
1.10. 外部メモリー・インターフェイス x
1.10.1. Arria 10 デバイスでサポートされるメモリー規格
1.12. Interlaken ならびに 10 Gbps イーサネット向けエンハンスト PCS ハード IP x
1.12.1. Interlaken のサポート 1.12.2. 1G/10 Gbps イーサネットのサポート
1.13. 低消費電力シリアル・トランシーバー x
1.13.1. トランシーバー・チャネル 1.13.2. PMA の機能 1.13.3. PCS の機能
1.13.3. PCS の機能 x
1.13.3.1. PCS プロトコルのサポート
1.14. ハード・プロセッサー・システムを備える SoC x
1.14.1. 20nm HPS の大きな強み 1.14.2. HPS の機能 1.14.3. FPGA のコンフィグレーションとプロセッサーのブート 1.14.4. ハードウェアおよびソフトウェア開発
1.14.2. HPS の機能 x
1.14.2.1. システム・ペリフェラルとデバッグ・アクセス・ポート 1.14.2.2. HPS–FPGA AXI ブリッジ 1.14.2.3. HPS SDRAM コントローラー・サブシステム
1.15. ダイナミックおよびパーシャル・リコンフィグレーション x
1.15.1. ダイナミック・リコンフィグレーション 1.15.2. パーシャル・リコンフィグレーション
1. Arria 10 デバイスの概要

1.13.3.1. PCS プロトコルのサポート

以下の表に、 Arria 10トランシーバー PCS がサポートするプロトコルの一部を示します。トランスミッターとレシーバーのデータパスのブロックについて、詳しくは関連情報を参照してください。

プロトコル データレート（Gbps） トランシーバー IP PCS のサポート
PCIe Gen3 x1、x2、x4、x8 8.0 Native PHY（PIPE） 標準 PCS と PCIe Gen3 PCS
PCIe Gen2 x1、x2、x4、x8 5.0 Native PHY（PIPE） 標準 PCS
PCIe Gen1 x1、x2、x4、x8 2.5 Native PHY（PIPE） 標準 PCS
1000BASE-X ギガビット・イーサネット 1.25 Native PHY 標準 PCS
1000BASE-X ギガビット・イーサネットと 1588 1.25 Native PHY 標準 PCS
10GBASE-R 10.3125 Native PHY エンハンスト PCS
10GBASE-R 1588 10.3125 Native PHY エンハンスト PCS
10GBASE-R と KR FEC 10.3125 Native PHY エンハンスト PCS
10GBASE-KR と 1000BASE-X 10.3125 1G/10GbE と 10GBASE-KR PHY 標準 PCS とエンハンスト PCS
Interlaken（CEI-6G/11G） 3.125～17.4 Native PHY エンハンスト PCS
SFI-S または SFI-5.2 11.2 Native PHY エンハンスト PCS
10G SDI 10.692 Native PHY エンハンスト PCS
CPRI 6.0（64B/66B） 0.6144～10.1376 Native PHY エンハンスト PCS
CPRI 4.2（8B/10B） 0.6144～9.8304 Native PHY 標準 PCS
OBSAI RP3 v4.2 0.6144～6.144 Native PHY 標準 PCS
SD-SDI/HD-SDI/3G-SDI 0.14312～2.97 Native PHY 標準 PCS
関連情報
12 FPGA ファブリックに実装する必要があるユーザーロジックのオーバサンプリングに使用する、0.143 Gbps のデータレートをサポートしています。
レベル 2 の表題