1.2. Arria 10の機能についての概要

Arria® 10 デバイスの概要　　　

ダウンロード PDF

ID 683332

日付 10/31/2016

バージョン current

Public

1.2. Arria 10の機能についての概要

表 3. Arria 10デバイスの機能についての概要
機能	概要
テクノロジー	TSMC による 20 nm SoC プロセス・テクノロジー 0.9 Vの標準 V _CCコア電圧ではなく 0.83 Vの低 V_CCレベルでの動作を実現
パッケージ	ボール間隔1.0 mmの Fineline BGA パッケージボール間隔0.8 mmの Ultra Fineline BGA パッケージ同一のパッケージ・フットプリントを有する多数のデバイスによる、さまざまな集積度の FPGA 間でのシームレスな移行次世代のハイエンドStratix® 10 デバイスへの移行を可能にする、デバイスのパッケージ・フットプリント互換性 RoHS 指令、有鉛¹および、鉛フリー（Pb-free）のオプション
高性能 FPGA ファブリック	4 つのレジスターを備えたエンハンスト 8 入力 ALM 輻輳を低減し、コンパイル時間を向上させるために改良された MultiTrack 配線アーキテクチャー階層コア・クロック・アーキテクチャーきめ細かなパーシャル・リコンフィグレーション
内部メモリーブロック	M20K—ハード誤り訂正コード（ECC）を備える 20Kb メモリー・ブロックメモリー・ロジック・アレイ・ブロック（MLAB）—640 ビット・メモリ－
エンベデット・ハード IP ブロック	可変精度 DSP	18 x 19～54 x 54までの精度レベルの信号処理をネイティブ・サポート 27 x 27 乗算器モードをネイティブサポートシストリック有限インパルス応答（FIR）用の 64ビット・アキュムレーターとカスケード接続内部係数メモリーバンク前置加算器と減算器による効率向上パイプライン・レジスターの増設による性能向上と消費電力の低減浮動小数点演算をサポート乗算、加算、減算、乗加算、乗除算、および複素乗算蓄積機能、カスケード加算、カスケード減算機能を備えた乗算をサポートダイナミック・アキュムレーター・リセット・コントロール直接ベクトルドットと複素乗算連鎖をサポートし、浮動小数点 DSP ブロックを乗算
	メモリー・コントローラー	DDR4、DDR3、および DDR3L
	PCI Express®	完全なプロトコルスタック、エンドポイント、およびルートポートを備えた PCI Express（PCIe®）Gen3（×1、×2、×4 あるいは x8）、Gen2（×1、×2、×4 あるいは x8）および Gen1（x1、x2、x4、あるいは x8）ハード IP
	トランシーバーI/O	10GBASE-KR と 40GBASE-KR4 の順方向誤り訂正（FEC）以下をサポートする PCS ハード IP 10 Gbps イーサネット（10GbE） PCIe PIPE インターフェイス Interlaken Gbps イーサネット（GbE）確定的レイテンシーをサポートする CPRI（Common Public Radio Interface）高速ロックタイムをサポートするギガビット対応受動光ネットワーク（GPON） 13.5G JESD204b 8B/10B、64B/66B、64B/67Bのエンコーダーとデコーダー独自規格のプロトコル向けカスタムモードをサポート
コア・クロック・ネットワーク	アプリケーションに応じた800 MHz で駆動するファブリック・クロック 2,666 Mbps の DDR4 インターフェイスを667 MHz で駆動する外部メモリー・インターフェイス 1,600 Mbps の LVDS インターフェイスを800 MHzで駆動する LVDS インターフェイスグローバル、リージョナルおよびペリフェラル・クロック・ネットワーク使用されていないクロック・ネットワークをゲートし、ダイナミック消費電力を削減
フェーズ・ロック・ループ（PLL）	高分解能フラクショナル合成 PLL 高精度クロック合成、クロック遅延補償、ゼロ遅延バッファー（ZDB）インテジャー・モードとフラクショナル・モードをサポート 3 次デルタシグマ変調をサポートするフラクショナル・モードインテジャー PLL 汎用 I/O に隣接外部メモリーと LVDS インターフェイスをサポート
FPGA 汎用 I/Os（GPIO）	1.6 Gbps LVDS—すべてのペアをレシーバーもしくはトランスミッターとしてコンフィグレーション可能 OCT（On-Chip Termination） 1.2 V～3.0 Vのシングルエンド LVTTL/LVCMOS とのインターフェイス
外部メモリー・インターフェイス	ハードメモリー・コントローラー—DDR4、DDR3、ならびに DDR3L をサポート DDR4—1,333 MHzで2,666 Mbpsの最高速度 DDR3—1,067 MHzで2,133 Mbpsの最高速度ソフトメモリー・コントローラー—RLDRAM 3 ², QDR IV², および QDR II+ のサポートを提供
低消費電力シリアル・トランシーバー	連続動作範囲 Arria 10 GX—1 Gbps で 17.4 Gbps Arria 10 GT—1 Gbps で 25.8 Gbps バックプレーン・サポート Arria 10 GX—最高 16.0 Gbps Arria 10 GT—最高 17.4 Gbps オーバーサンプリングを用いて最小レンジを125 Mbpsまで拡張可能ユーザーによるコンフィグレーション可能なフラクショナル合成機能を備えた ATX 送信 PLL XFP、SFP+、QSFP、および CFP 光モジュール向け電子分散補償（EDC）のサポートアダプティブ・リニアとデジション・フィードバック・イコライゼーション送信プリエンファシスとディエンファシス個々のトランシーバー・チャネルのダイナミック・パーシャル・リコンフィグレーションオンチップ計測（EyeQ 非侵入型データ・アイ・モニタリング）
HPS ( Arria 10 SX デバイスのみ)	プロセッサーとシステム	デュアルコア ARM Cortex-A9 MPCore プロセッサー—1.5 GHz のオーバードライブ機能を備えた1.2 GHz の CPU 256 KBのオンチップ RAM と64 KBのオンチップ ROM システム・ペリフェラル—汎用タイマー、ウォッチドッグ・タイマー、ダイレクト・メモリー・アクセス（DMA）コントローラー、FPGA コンフィグレーション・マネージャー、およびクロック・マネージャーとリセット・マネージャーセキュリティー機能—改ざん防止、セキュアブート、高度暗号化規格（AES）および認証（SHA） ARM CoreSight™ JTAGデバッグ・アクセス・ポート、トレースポート、およびオンチップ・トレース・ストレージ
	外部インターフェイス	ハードメモリー・インターフェイス—ハードメモリー・コントローラー (2,666 Mbps の DDR4 と 2,166 Mbps の DDR3)、Quad シリアル・ペリフェラル・インターフェイス（QSPI）フラッシュ・コントローラー、NAND フラッシュ・コントローラー、ダイレクト・メモリー・アクセス（DMA）コントローラー、SD/MMC （Secure Digital/MultiMediaCard）コントローラー通信インターフェイス—10/100/1000イーサネット・メディア・アクセス・コントロール（MAC）、USB On-The-GO（OTG）コントローラー、I²Cコントローラー、UART 16550、シリアル・ペリフェラル・インターフェイス（SPI）、および最大 62 個のHPS GPIO インターフェイス（48 個は直接共有用 I/O）
	コアへのインタコネクト	読み出しと書き込みを同時にサポートする高性能 ARM AMBA® AXI バスブリッジ HPS–FPGA ブリッジ— FPGA ファブリックが HPS のスレーブにトランザクションを発行、あるいはその逆を可能にする、FPGA-HPS ブリッジ、HPS-FPGA ブリッジ、および軽量 HPS-FPGA ブリッジ HPS コンフィグレーション・マネージャーが 32 ビットの専用コンフィグレーション・ポートを介してコアロジックをコンフィグレーションすることを可能にするコンフィグレーション・ブリッジ FPGA-HPS SDRAM コントローラー・ブリッジ— HPS SDRAM コントローラーのマルチポート・フロント・エンド（MPFE）にコンフィグレーション・インターフェイスを提供
コンフィグレーション	改ざん防止—貴重な IP 資産を保護する包括的なデザイン保護エンハンスト 256 ビット高度暗号化規格（AES）デザイン・セキュリティーおよび認証 PCIe Gen1、Gen2、または Gen3 を使用する CvP（Configuration via protocol）トランシーバーと PLL のダイナミック・リコンフィグレーションコア・ファブリックのきめ細かなパーシャル・リコンフィグレーションアクティブ・シリアル x4 インターフェイス
消費電力マネジメント	SmartVID 低スタティック消費電力デバイスオプションプログラマブル・パワー・テクノロジー Quartus® Prime の PowerPlay power analysis
ソフトウェアとツール	Quartus® Prime デザイン・スイーツトランシーバー・ツールキット Qsys システム統合ツール DSP Builder アドバンスト・ブロックセット OpenCL™サポート SoC エンベデッド・デザイン・スイート（EDS）

¹ デバイスの在庫状況についてはアルテラまでお問い合わせください。

² Arria® 10デバイスは、ハードPHYとソフトメモリー・コントローラーを使用する外部メモリーインターフェイスをサポートしています。