インテルのみ表示可能 — GUID: jbr1457479122789
Ixiasoft
1.1. コンパイルの概要
1.2. Compilation Dashboardの使用
1.3. デザイン・ネットリストのインフラストラクチャー (ベータ版)
1.4. デザインの合成
1.5. デザインの配置配線
1.6. インクリメンタル最適化フロー
1.7. Fast Forwardコンパイルフロー
1.8. フルコンパイル・フロー
1.9. コンパイル結果のエクスポート
1.10. 他のEDAツールの統合
1.11. 合成言語のサポート
1.12. コンパイラーの最適化手法
1.13. 合成設定のリファレンス
1.14. フィッター設定のリファレンス
1.15. デザインのコンパイルの改訂履歴
インテルのみ表示可能 — GUID: jbr1457479122789
Ixiasoft
1.7. Fast Forwardコンパイルフロー
インテル® Hyperflex™ のアーキテクチャーには、複数のHyper-Registerがすべての配線セグメントとブロック入力に含まれています。Hyper-Registerを最大限に活用すると、レジスター間の時間遅延のバランスが改善され、クリティカル・パスの遅延が軽減します。Fast Forwardコンパイルでは、デザインの推奨事項が生成されます。それらを使用し、 インテル® Stratix® 10およびIntel Agilex® 7デザインにおけるパフォーマンスのボトルネックを解消し、Hyper-Registerを最大限に活用して最高のパフォーマンスを実現します。
図 78. インテル® Hyperflex™ アーキテクチャーのHyper-Register
Fast Forwardコンパイルレポートは、RTL変更で最も大きな影響がある位置と、リタイミング制限を除去後に各変更で期待されるパフォーマンス上の利点を正確に示します。次に、Fast Forwardコンパイルフローにおける手順の概要を示します。
図 79. Fast Forwardコンパイルフロー