インテルのみ表示可能 — GUID: tsf1484172820782
Ixiasoft
1.1. コンパイルの概要
1.2. Compilation Dashboardの使用
1.3. デザイン・ネットリストのインフラストラクチャー (ベータ版)
1.4. デザインの合成
1.5. デザインの配置配線
1.6. インクリメンタル最適化フロー
1.7. Fast Forwardコンパイルフロー
1.8. フルコンパイル・フロー
1.9. コンパイル結果のエクスポート
1.10. 他のEDAツールの統合
1.11. 合成言語のサポート
1.12. コンパイラーの最適化手法
1.13. 合成設定のリファレンス
1.14. フィッター設定のリファレンス
1.15. デザインのコンパイルの改訂履歴
インテルのみ表示可能 — GUID: tsf1484172820782
Ixiasoft
1.7.1. ステップ1: レジスター・リタイミングの実行
レジスターのリタイミングにより、デザインのパフォーマンスを向上させます。これには、レジスターをALMから移動し、 インテル® Stratix® 10およびIntel Agilex® 7デバイスのインターコネクトのHyper-Registerにリタイミングします。
インテル® Stratix® 10またはIntel Agilex® 7デバイスをターゲットにしている場合、フィッターは、配置配線後に Retime ステージを自動的に実行します。もしくは、Compilation Dashboardで個々の Retime ステージを開始または停止します。レジスターのリタイミング実行後に、フィッターレポートを表示して、残りのクリティカル・パスを最適化します。
レジスターのリタイミングを実行するには、次の手順に従います。
- Compilation Dashboardで、Retime をクリックします。コンパイラーは、前提条件のステージを自動的に実行し、その後Retimeステージを実行します。
図 80. Compilation Dashboardのリタイミング・ステージ
- レジスター・リタイミング・ステージの結果を確認します。詳細は、ステップ2: リタイミング結果の確認 で説明されています。