インテルのみ表示可能 — GUID: oqh1565893683738
Ixiasoft
1.1. コンパイルの概要
1.2. Compilation Dashboardの使用
1.3. デザイン・ネットリストのインフラストラクチャー (ベータ版)
1.4. デザインの合成
1.5. デザインの配置配線
1.6. インクリメンタル最適化フロー
1.7. Fast Forwardコンパイルフロー
1.8. フルコンパイル・フロー
1.9. コンパイル結果のエクスポート
1.10. 他のEDAツールの統合
1.11. 合成言語のサポート
1.12. コンパイラーの最適化手法
1.13. 合成設定のリファレンス
1.14. フィッター設定のリファレンス
1.15. デザインのコンパイルの改訂履歴
インテルのみ表示可能 — GUID: oqh1565893683738
Ixiasoft
1.6.2.1.1. スナップショット・ビューアーでの不合格パスの解析
- フィッターのPlan、Place、またはRouteステージを実行するには、Compilation Dashboardで各ステージをダブルクリックします。
- ステージが完了したら、Compilation Dashboardでそのステージの Snapshot Viewer アイコンをクリックします。スナップショット・ビューアーが開きます。
図 65. スナップショット・ビューアー・アイコン
- Analyze Failing Paths にある List Top Failing Paths をクリックします。
図 66. 上位不合格パスの表示
- Snapshot Selections で、解析する不合格パスを選択します。
図 67. スナップショットの選択
- Select Failing Path to Analyze にある Show Full Timing Path in the Chip View をクリックします。パスがChip Plannerで強調表示されるため、解析をさらに行えるようになります。
- Select Failing Path to Analyze にある Show Full Timing Path in Schematic をクリックします。パスがRTLビューアーで強調表示されるため、解析をさらに行えるようになります。
図 68. 回路図での完全なタイミングパスの表示
- Select Failing Path to Analyze にある View Path Characteristics をクリックします。パスがタイミング・アナライザーにロードされるため、解析をさらに行えるようになります。
図 69. タイミング・アナライザーでのパス特性の表示