インテルのみ表示可能 — GUID: ufg1565894294760
Ixiasoft
1.1. コンパイルの概要
1.2. Compilation Dashboardの使用
1.3. デザイン・ネットリストのインフラストラクチャー (ベータ版)
1.4. デザインの合成
1.5. デザインの配置配線
1.6. インクリメンタル最適化フロー
1.7. Fast Forwardコンパイルフロー
1.8. フルコンパイル・フロー
1.9. コンパイル結果のエクスポート
1.10. 他のEDAツールの統合
1.11. 合成言語のサポート
1.12. コンパイラーの最適化手法
1.13. 合成設定のリファレンス
1.14. フィッター設定のリファレンス
1.15. デザインのコンパイルの改訂履歴
インテルのみ表示可能 — GUID: ufg1565894294760
Ixiasoft
1.6.2.1.3. スナップショット・ビューアーを使用しての高ファンアウト・ネットの解析
- フィッターのPlaceまたはRouteステージを実行するには、Compilation Dashboardで各ステージをダブルクリックします。
- ステージが完了したら、Compilation Dashboardでそのステージの Snapshot Viewer アイコンをクリックします。スナップショット・ビューアーが開きます。
- Analyze High Fanout Nets にある Show High Fanout Nets in the Schematic をクリックします。パスがTechnology Map Viewerで強調表示されるため、解析をさらに行えるようになります。
- Analyze High Fanout Nets にある Show High Fanout Nets in the Chip View をクリックします。パスがChip Plannerで強調表示されるため、解析をさらに行えるようになります。
図 71. Chip Plannerにおける非グローバル高ファンアウト信号