インテルのみ表示可能 — GUID: syu1484866705904
Ixiasoft
1.1. コンパイルの概要
1.2. Compilation Dashboardの使用
1.3. デザイン・ネットリストのインフラストラクチャー (ベータ版)
1.4. デザインの合成
1.5. デザインの配置配線
1.6. インクリメンタル最適化フロー
1.7. Fast Forwardコンパイルフロー
1.8. フルコンパイル・フロー
1.9. コンパイル結果のエクスポート
1.10. 他のEDAツールの統合
1.11. 合成言語のサポート
1.12. コンパイラーの最適化手法
1.13. 合成設定のリファレンス
1.14. フィッター設定のリファレンス
1.15. デザインのコンパイルの改訂履歴
インテルのみ表示可能 — GUID: syu1484866705904
Ixiasoft
1.7.3.2. HyperFlexの設定
HyperFlex の設定ページでは、Fast Forwardコンパイルで インテル® Hyperflex™ アーキテクチャーの特定のロジック構造結果の解析およびレポート生成を行うかを制御します。このページへのアクセスには、Assignments > Settings > HyperFlex をクリックします。 Run Fast Forward Timing Closure Recommendations during compilation をオンにして、コンパイルフローにおけるFast Forward解析をデフォルトで有効にします。その他の設定にアクセスするには、Advanced Settings をクリックします。
オプション | 詳細 |
---|---|
Fast Forward Compile Asynchronous Clears | 非同期クリア信号を備えるレジスターをFast Forward解析で考慮する方法を指定します。オプションは次のとおりです。
|
Fast Forward Compile Cut All Clock Transfers | Fast Forwardコンパイル解析においてすべてのクロック転送を切断します。 |
Fast Forward Compile Fully Registered DSP Blocks | パフォーマンスを制限するDSPブロックをFast Forward解析で考慮する方法を指定します。このオプションを有効にすると、すべてのDSPブロックが完全にレジスターされるものとして結果が生成されます。 |
Fast Forward Compile Fully Registered RAM Blocks | パフォーマンスを制限するRAMブロックをFast Forward解析で考慮する方法を指定します。このオプションを有効にすると、ブロックは完全にレジスターされるものとして解析されます。 |
Fast Forward Compile Maximum Additional Pipeline Stages | Fast Forwardコンパイルで検討するパイプライン・ステージの最大数を指定します。 |
Fast Forward Compile User Preserve Directives | ユーザーが保持するディレクティブによる制約をFast-Forwardコンパイルで考慮する方法を指定します。 |