インテルのみ表示可能 — GUID: mta1458086390297
Ixiasoft
1.1. コンパイルの概要
1.2. Compilation Dashboardの使用
1.3. デザイン・ネットリストのインフラストラクチャー (ベータ版)
1.4. デザインの合成
1.5. デザインの配置配線
1.6. インクリメンタル最適化フロー
1.7. Fast Forwardコンパイルフロー
1.8. フルコンパイル・フロー
1.9. コンパイル結果のエクスポート
1.10. 他のEDAツールの統合
1.11. 合成言語のサポート
1.12. コンパイラーの最適化手法
1.13. 合成設定のリファレンス
1.14. フィッター設定のリファレンス
1.15. デザインのコンパイルの改訂履歴
インテルのみ表示可能 — GUID: mta1458086390297
Ixiasoft
1.7.2.1. クリティカル・チェーンの検索
Retiming Limit Details レポートは、レジスターのさらなるリタイミングを制限しているデザインパスを示します。任意のパスを右クリックし、Technology Map Viewerにフィット後のビューでそのパスを表示します。このビューアーには、配置、配線、およびレジスター・リタイミング後のデザイン全体の回路図が表示されます。 リタイミング後のネットリストをTechnology Map Viewerで表示するには、次の手順に従います。
- Retiming Limit Details レポートを開くには、Compilation Dashboardの Retime ステージ横にある、Report アイコンをクリックします。
- Retiming Limit Details レポートで任意のパスを右クリックし、Locate Critical Chain in Technology Map Viewer をクリックします 。ネットリストが回路図としてTechnology Map Viewerに表示されます。
図 82. Technology Map Viewer図 83. リタイミング後のPost-Fitビューアーフィット後にビューアーでは、バイパスされたALMレジスターは灰色で表示されます。Hyper-Registerはピンク色で、その下に「HYPER」という文字が表示されます。使用されているALMはピンク色ですが、その下に「HYPER」という文字はありません。