インテルのみ表示可能 — GUID: mtr1430269501198
Ixiasoft
1.1. コンパイルの概要
1.2. Compilation Dashboardの使用
1.3. デザイン・ネットリストのインフラストラクチャー (ベータ版)
1.4. デザインの合成
1.5. デザインの配置配線
1.6. インクリメンタル最適化フロー
1.7. Fast Forwardコンパイルフロー
1.8. フルコンパイル・フロー
1.9. コンパイル結果のエクスポート
1.10. 他のEDAツールの統合
1.11. 合成言語のサポート
1.12. コンパイラーの最適化手法
1.13. 合成設定のリファレンス
1.14. フィッター設定のリファレンス
1.15. デザインのコンパイルの改訂履歴
インテルのみ表示可能 — GUID: mtr1430269501198
Ixiasoft
1.7.2. ステップ2: リタイミング結果の確認
次の手順に従い、レジスター・リタイミングの結果を確認します。この結果を使用し、パフォーマンスの向上がさらに必要か、また、そのパフォーマンスの向上はリタイミングの制限をなくすことで可能かを判断します。
- Retiming Limit Details レポートを開くには、Compilation Dashboardにある Retime ステージの Report アイコンをクリックします。Retiming Limit Details には、移動するレジスターの数、そのパス、リタイミングを妨げる制限理由が一覧表示されます。
図 81. リタイミング制限の詳細
- さらに最適化を行うには、デザインの Limiting Reason を解決し、Retime ステージを必要に応じて再実行します。
表 21. Retiming Limit Detailsレポートのデータ レポートのデータ 詳細 Clock Transfer デザインの各クロックドメインを一覧表示します。ドメインをクリックすると、各エントリーに関するデータが表示されます。 Limiting Reason レジスター・リタイミングによってさらに向上を行ううえで妨げとなるデザイン条件を特定します。条件には次のような内容があります。 - Insufficient Registers - チェーンの両端のレジスターの量がリタイミングに十分ではないことを示します。レジスターを追加することでパフォーマンスを向上させることができます。
- Short Path/Long Path - クリティカル・チェーンの依存パスの特性に矛盾があることを示します。例えば、あるパスでより多くのレジスターを使用してパフォーマンスを向上させている一方で、別のパスにはハイパーレジスターを追加する位置がありません。
- Path Limit - クリティカル・パスにこれ以上のHyper-Register位置がない、またはデザインが現在の配置配線の性能限界に達していることを示します。
- Loops - 回路内のフィードバック・パスを示します。クリティカル・チェーンにフィードバック・ループが含まれている場合、リタイミングでは、機能を変更することなくループ内のレジスター数を変更することができません。コンパイラーは、ループ周囲でのリタイミングを行うことができます。その場合は機能は変更されません。コンパイラーでは、ループに追加レジスターを配置することはできません。
Critical Chain Details リタイミングの制限に関連するレジスター・タイミング・パスを一覧表示します。任意のパスを右クリックし、Locate Critical Chain in Technology Map Viewer によってそのパスをTechnology Map Viewerで検索します。 - レジスター・リタイミングによってデザインのパフォーマンス目標がすべて達成される場合は、コンパイルのFitter (Finalize) およびTiming Analysisステージに進みます。
- デザインでさらに最適化が必要な場合は、Fast Forward Timing Closure Recommendations を実行します。詳細は、ステップ3: Fast Forwardコンパイルの実行 で説明しています。