インテルのみ表示可能 — GUID: sam1396855654641
Ixiasoft
2.1. MAX® 10外部メモリー・インターフェイスのI/Oバンク
2.2. MAX® 10 DQ/DQSグループ
2.3. MAX® 10 外部メモリ・インタフェースの最大幅
2.4. MAX 10メモリ・コントローラ
2.5. MAX® 10外部メモリ・リード・データパス
2.6. MAX® 10 外部メモリ・ライト・データパス
2.7. MAX® 10アドレス/コマンド・パス
2.8. MAX® 10PHYクロック(PHYCLK)ネットワーク
2.9. VTトラッキングの位相検出器
2.10. オンチップ直列終端
2.11. フェーズ・ロック・ループ
2.12. MAX® 10の低消費電力機能
インテルのみ表示可能 — GUID: sam1396855654641
Ixiasoft
4.2.1. サポートされているLPDDR2トポロジー
LPDDR2に対しては、 MAX® 10デバイスの外部メモリ・インタフェースIPは、1つのディスクリート・デバイスを持つトラッキング・クロック1個とキャプチャ・クロック1個を使用しています。
図 11. LPDDR2メモリ・インタフェースでサポートされているトポロジーこの図は、サポートされているLPDDR2トポロジーを示しています。1つのディスクリートLPDDR2デバイスだけが16ビットの最大インタフェース幅でサポートされています。 MAX® 10デバイスのメモリ・インタフェースIPは、このコンフィギュレーションのみをターゲットとするLPDDR2のIPを生成します。