インテルのみ表示可能 — GUID: sam1396344269512
Ixiasoft
2.1. MAX® 10外部メモリー・インターフェイスのI/Oバンク
2.2. MAX® 10 DQ/DQSグループ
2.3. MAX® 10 外部メモリ・インタフェースの最大幅
2.4. MAX 10メモリ・コントローラ
2.5. MAX® 10外部メモリ・リード・データパス
2.6. MAX® 10 外部メモリ・ライト・データパス
2.7. MAX® 10アドレス/コマンド・パス
2.8. MAX® 10PHYクロック(PHYCLK)ネットワーク
2.9. VTトラッキングの位相検出器
2.10. オンチップ直列終端
2.11. フェーズ・ロック・ループ
2.12. MAX® 10の低消費電力機能
インテルのみ表示可能 — GUID: sam1396344269512
Ixiasoft
2.11. フェーズ・ロック・ループ
外部メモリ・インタフェースの場合、PLLはメモリ・クロック、ライト・クロック、キャプチャ・クロック、およびロジック・コア・クロックを生成します。
- メモリ・クロックは、DQSライト・ストローブ、およびアドレス信号とコマンド信号へのクロックを提供します。
- メモリ・クロックから-90°シフトされたライト・クロックは、メモリ・ライト中にDQ信号へのクロックを提供します。
PLLリコンフィギュレーション機能を使用して、セットアップおよびホールド・マージンを調整するようにリードキャプチャの位相シフトをキャリブレーションすることが可能です。シーケンサは、起動時にキャプチャ・クロックをキャリブレーションします。
MAX® 10デバイスの外部メモリ・インタフェースの場合、上部右のPLL(PLL 2)を使用する必要があります。
関連情報