インテルのみ表示可能 — GUID: sam1396335970635
Ixiasoft
2.1. MAX® 10外部メモリー・インターフェイスのI/Oバンク
2.2. MAX® 10 DQ/DQSグループ
2.3. MAX® 10 外部メモリ・インタフェースの最大幅
2.4. MAX 10メモリ・コントローラ
2.5. MAX® 10外部メモリ・リード・データパス
2.6. MAX® 10 外部メモリ・ライト・データパス
2.7. MAX® 10アドレス/コマンド・パス
2.8. MAX® 10PHYクロック(PHYCLK)ネットワーク
2.9. VTトラッキングの位相検出器
2.10. オンチップ直列終端
2.11. フェーズ・ロック・ループ
2.12. MAX® 10の低消費電力機能
インテルのみ表示可能 — GUID: sam1396335970635
Ixiasoft
2.7. MAX® 10アドレス/コマンド・パス
Intelのソフト・メモリ・コントローラIPとPHY IPはハーフ・レートで動作し、ハーフ・レートでアドレス/コマンド命令を発行します。
- 外部メモリ・クロック(CK/CK#)に対し中央に揃えられた外部DRAMにアドレス/コマンドの命令を送信する必要があります。
- LPDDR2アプリケーションの場合、アドレス/コマンド・パスは、ダブル・データ・レート(DDR)であり、I/Oペリフェラルの専用DDIO出力レジスタは、外部DRAMへアドレス/コマンドの命令をクロックします。
- DDR2/3のアプリケーションの場合、アドレス/コマンド・パスは、シングル・データ・レート(SDR)であり、専用DDIO出力レジスタではなく、I/Oペリフェラル内の単純な出力I/Oレジスタが外部DRAMデバイスへのアドレス/コマンドの命令をクロックします。