5.1.2. UniPHYパラメータ—メモリのパラメータ

MAX 10外部メモリ・インタフェース・ユーザーガイド

ダウンロード PDF

ID 683087

日付 2/21/2017

バージョン 16.1

Public

インテルのみ表示可能 — GUID: sam1397824416002

Ixiasoft

詳細を見る

5.1.2. UniPHYパラメータ—メモリのパラメータ

これには、Memory Parameters、Memory Topology、Memory Initialization Optionsの3グループのオプションがあります。

表 13. メモリのパラメータメモリ・ベンダのデータシートからメモリ・パラメータを適用するには、Memory Parametersのオプション・グループを使用します。
パラメータ	説明
Memory vendor	メモリ・デバイスのベンダです。使用しているメモリ・ベンダを選択します。使用しているメモリ・ベンダがリスト内にない場合、近い値のメモリ・パラメータを持つJEDEC設定を選択し、使用のメモリ・ベンダの値に応じてパラメータ値を変更します。ただし、メモリ・プリセットのリストからコンフィギュレーションを選択する場合、そのプリセット・セッティングへのデフォルトのメモリ・ベンダは自動で選択されます。
Memory format	メモリ・デバイスのフォーマットです。このパラメータは、自動的にDiscrete Deviceに設定されます。
Memory device speed grade	メモリ・デバイスが動作可能な最大周波数です。
Total interface width	メモリ・デバイスのDQピンの総数です。8から24ビットに制限されています。
DQ/DQS group size	DQSグループあたりのDQビット数です。
Number of DQS groups	DQSグループ数は、 Total interface widthおよびDQ/DQS group sizeパラメータから自動的に計算されます。
Number of chip selects	IPコアが現在のデバイス・コンフィギュレーションに使用するチップ選択の数です。メモリ・デバイスの数に応じてチップ・セレクトの合計数を指定します。
Number of clocks	メモリ・インタフェースのクロック・バスの幅です。
Row address width	メモリ・インタフェースのロウ・アドレスの幅です。
Column address width	メモリ・インタフェースのカラム・アドレスの幅です。
Bank address width	メモリ・インタフェースのバンク・アドレス・バスの幅です。
Enable DM pins	メモリ・デバイスのDMピンをFPGAでドライブするかどうかを指定します。×4モードのメモリ・デバイスであれば、このオプションをオフにすることで過剰なFPGAデバイス・ピンの使用を避けることができます。 ×4モードのメモリ・デバイス使用時は、DDR3 SDRAMに対しこのオプションをオフにします。 Avalonバイト・イネーブルを使用する場合は、このオプションをオンにする必要があります。
DQS# Enable	シグナル・インテグリティおよびシステム性能の改善を図るには、差動DQS信号方式をオンにします。このオプションは、DDR3 SDRAMでのみ使用できます。

表 14. メモリ・パラメータ－メモリ初期化オプション（DDR3 SDRAM）この表は、DDR3 SDRAMのメモリ初期化オプションを示しています。
パラメータ		説明
Mode Register 0	Read burst type	シーケンシャルまたはインタリーブの順序で所定のバースト内におけるアクセスを指定します。メモリコントローラで使用する順番を指定します。 [PHY設定]タブでGenerate PHY onlyパラメーターが有効になっている場合、インターリーブ対応のカスタムコントローラーでのみ使用するインターリーブ順序を指定します。
	DLL precharge power down	プリチャージのパワーダウン中に、メモリ・デバイスのDLLをオフにするかオンにするかを指定します。
	Memory CAS latency setting	読み出しコマンドとメモリ・デバイスにおける出力データの最初のビットの状況、そしてインタフェース周波数の間でのクロック・サイクル数です。詳細については、メモリ・ベンダのデータシート速度ビン表を参照してください。ターゲットのメモリ・スピード・グレードとメモリ・クロック周波数に応じてこのパラメータを設定します。
Mode Register 1	Output drive strength setting	メモリ・デバイスでの設定する出力ドライバー・インピーダンスです。最高のシグナル・インテグリティ性能を達成するには、ボード・シミュレーション結果に基づいた最適な設定を選択します。
	Memory additive CAS latency setting	メモリ・デバイスのポストされたCAS付加レイテンシです。この機能をイネーブルし、コマンドとバスの効率を向上させ、システム帯域幅を増加させます。メモリ・コントローラの最適化の詳細については、関連情報を参照してください。
	ODT Rtt公称値	メモリ・デバイスでのOn-Die Termination抵抗です。最高のシグナル・インテグリティ性能を達成するには、ボード・シミュレーション結果に基づいた最適な設定を選択します。
Mode Register 2	Auto selfrefresh method	オート・セルフ・リフレッシュのイネーブル/ディセーブル。
	Selfrefresh temperature	セルフ・リフレッシュ温度はNormalまたはExtendedとして指定します。
	Memory write CAS latency setting	メモリ・デバイスとインタフェース周波数における内部ライトのリリースから最初のdata inのラッチまでのクロック･サイクル数です。メモリ・ベンダのデータシート・スピード・ビン表を参照し、ターゲット・メモリ・スピードとメモリ・クロック周波数に応じた設定を行います。
	Dynamic ODT（Rtt_WR）値。	メモリ・デバイスのダイナミックODT機能のモードです。これは、マルチランクのコンフィギュレーションに使用されます。DDR2とDDR3 SDRAMのボード・レイアウトの詳細なガイドラインについては、関連情報を参照してください。最高のシグナル・インテグリティ性能を達成するには、ボード・シミュレーション結果に基づいた最適な設定を選択します。

表 15. メモリ・パラメータ－メモリ初期化オプション（DDR2 SDRAM）この表は、DDR2 SDRAMのメモリ初期化オプションを示しています。
パラメータ		説明
Mode Register 0	バースト・レングス	バースト長を指定します。
	Read burst type	シーケンシャルまたはインタリーブの順序で所定のバースト内におけるアクセスを指定します。メモリコントローラで使用する順番を指定します。 [PHY設定]タブでGenerate PHY onlyパラメーターが有効になっている場合、インターリーブ対応のカスタムコントローラーでのみ使用するインターリーブ順序を指定します。
	DLL precharge power down	プリチャージのパワーダウンの際、メモリ・デバイスのDLLがSlow ExitモードになるかFast Exitモードになるかを決定します。詳細については、メモリ・ベンダのデータ・シートを参照してください。
	Memory CAS latency setting	メモリ・デバイスでの最初の出力データのビットの可用性とリード・コマンド間のクロック・サイクル数を決定します。詳細については、メモリ・ベンダのデータ・シート・ビン・テーブルを参照してください。ターゲットのメモリ・スピード・グレードとメモリ・クロック周波数に応じてこのパラメータを設定します。
Mode Register 1	Output drive strength setting	メモリ・デバイスでの出力ドライバ・インピーダンス設定を決定します。最高のシグナル・インテグリティ性能を達成するには、ボード・シミュレーション結果に基づいた最適な設定を選択します。
	Memory additive CAS latency setting	メモリ・デバイスのポストされたCASアディティブ・レイテンシを決定します。この機能をイネーブルして、コマンドとバス効率の向上、およびシステム帯域幅の増加を図ります。
	Memory on-die termination (ODT) setting	メモリ・デバイスでのODT抵抗を決定します。最高のシグナル・インテグリティ性能を達成するには、ボード・シミュレーション結果に基づいた最適な設定を選択します。
Mode Register 2	SRT Enable	セルフ・リフレッシュ温度（SRT）を決定します。通常の温度(0～85度)には1x refresh rateを選択し、高温（>85度）では2x refresh rateを選択します。

表 16. メモリ・パラメータ－メモリ初期化オプション（LPDDR2 SDRAM）この表は、LPDDR2 SDRAMのメモリ初期化オプションを示しています。
パラメータ		説明
Mode Register 1	Burst Length	バースト長を指定します。
Mode Register 1	Read Burst Type	シーケンシャルまたはインタリーブの順序で所定のバースト内におけるアクセスを指定します。メモリーコントローラーで使用する順序を指定します。 PHY設定タブーでGenerate PHY onlyのパラメーターが有効になっている場合、インタリーブ可能なカスタムコントローラでのみ使用するインターリーブ順を指定します。
Mode Register 2	Read latency setting	メモリ・デバイスでの最初の出力データのビットの可用性とリード・コマンド間のクロック・サイクル数を決定します。ターゲット・メモリ・インタフェースの周波数に応じて、このパラメータを設定します。メモリのデータ・シートを参照し、メモリ・スピード・グレードをターゲットにしてください。
Mode Register 3	Output drive strength settings	メモリ・デバイスでの出力ドライバ・インピーダンス設定を決定します。最高のシグナル・インテグリティ性能を達成するには、ボード・シミュレーション結果に基づいた最適な設定を選択します。