インテルのみ表示可能 — GUID: sam1396331971584
Ixiasoft
2.1. MAX® 10外部メモリー・インターフェイスのI/Oバンク
2.2. MAX® 10 DQ/DQSグループ
2.3. MAX® 10 外部メモリ・インタフェースの最大幅
2.4. MAX 10メモリ・コントローラ
2.5. MAX® 10外部メモリ・リード・データパス
2.6. MAX® 10 外部メモリ・ライト・データパス
2.7. MAX® 10アドレス/コマンド・パス
2.8. MAX® 10PHYクロック(PHYCLK)ネットワーク
2.9. VTトラッキングの位相検出器
2.10. オンチップ直列終端
2.11. フェーズ・ロック・ループ
2.12. MAX® 10の低消費電力機能
インテルのみ表示可能 — GUID: sam1396331971584
Ixiasoft
2.5. MAX® 10外部メモリ・リード・データパス
MAX® 10デバイスでは、メモリ・インタフェース・ソリューションはDQSストローブを使用する代わりに内部リード・キャプチャ・クロックを使用し、I/Oエレメントにおいてダブル・データ・レートI/O(DDIO)レジスタでデータを直接キャプチャします。
- PLLはDRAMデバイスにメモリ・クロックを供給し、受信データ・ストリームに周波数ロックされるリード・キャプチャ・クロックを生成します。リード・キャプチャ・クロックと受信リード・データ・ストリームは、任意の位相関係にあります。
- 最大のタイミング・マージンに対しては、キャリブレーション・シーケンスを使用し、リード・データ・アイの最適なサンプリング位置にリード・キャプチャ・クロックを配置します。
- データは、I/Oペリフェラルに実装されたDDIOレジスタに直接キャプチャされます。