インテルのみ表示可能 — GUID: sam1396851068844
Ixiasoft
2.1. MAX® 10外部メモリー・インターフェイスのI/Oバンク
2.2. MAX® 10 DQ/DQSグループ
2.3. MAX® 10 外部メモリ・インタフェースの最大幅
2.4. MAX 10メモリ・コントローラ
2.5. MAX® 10外部メモリ・リード・データパス
2.6. MAX® 10 外部メモリ・ライト・データパス
2.7. MAX® 10アドレス/コマンド・パス
2.8. MAX® 10PHYクロック(PHYCLK)ネットワーク
2.9. VTトラッキングの位相検出器
2.10. オンチップ直列終端
2.11. フェーズ・ロック・ループ
2.12. MAX® 10の低消費電力機能
インテルのみ表示可能 — GUID: sam1396851068844
Ixiasoft
4.3.1. MAX® 10でサポートされているDDR2およびDDR3のトポロジー
DDR2やDDR3/DDR3Lに対しては、 MAX® 10デバイスの外部メモリ・インタフェースIPは、2つのディスクリート・デバイスを持つキャプチャ・クロックを2個使用しています。
図 13. DDR2およびDDR3メモリ・インタフェースでサポートされているトポロジーこの図は、サポートされているDDR2/DDR3のトポロジーを示しています。 1クロックはデータの下位16ビットをキャプチャし、他のクロックはデータの上位8ビットをキャプチャします。 MAX® 10デバイスのメモリ・インタフェースIPは、このコンフィギュレーションのみをターゲットとするDDR2およびDDR3/DDR3L IPを生成します。