インテルのみ表示可能 — GUID: sam1398236082563
Ixiasoft
3.4.1.2.1. アルテラのソフトLVDSトランスミッタに用いるALTPLL信号インタフェース
LVDSインタフェース・クロックを生成するために、あらゆるPLL出力クロック・ポートを選択できます。
ALTPLLトランスミッタの外部PLLソースとしてアルテラのソフトLVDS IPコアを使用する場合は、ソース・シンクロナス・コンペンセーション・モードを使用します。
ALTPLL IPコアより | アルテラのソフトLVDSトランスミッタへ |
---|---|
高速クロック出力(c0) 高速クロック出力(c0)は、アルテラのソフトLVDSトランスミッタのtx_inclockのみ駆動できます。 |
tx_inclock |
低速クロック出力(c1) |
tx_syncclock |