インテルのみ表示可能 — GUID: sam1398245214996
Ixiasoft
4.3.1.2.1. アルテラのソフトLVDSレシーバに用いるALTPLL信号インタフェース
LVDSインタフェース・クロックを生成するために、あらゆるPLL出力クロック・ポートを選択できます。
ALTPLLレシーバの外部PLLソースとしてアルテラのソフトLVDS IPコアを使用する場合は、ソース・シンクロナス・コンペンセーション・モードを使用します。
ALTPLL IPコアより | アルテラのソフトLVDSレシーバへ |
---|---|
高速クロック出力(c0) シリアル・クロック出力(c0)は、アルテラのソフトLVDSレシーバのrx_inclockのみ駆動できます。 |
rx_inclock |
低速クロック出力(c1) |
rx_syncclock |
ALTPLL IPコアより | アルテラのソフトLVDSレシーバへ |
---|---|
高速クロック出力(c0) シリアル・クロック出力(c0)は、アルテラのソフトLVDSレシーバのrx_inclockのみ駆動できます。 |
rx_inclock |
低速クロック出力(c1) |
rx_syncclock |
PLLからの読み出しクロック(c2)出力 |
rx_readclock (RAMバッファおよび読み出しカウンタからの読み出し動作向けクロック入力ポート) |