インテルのみ表示可能 — GUID: sam1394603937769
Ixiasoft
4.1. 高速I/Oレシーバ回路
LVDSレシーバ回路は、 MAX® 10デバイスのI/Oエレメントとレジスタを使用します。デシリアライザは、コア・ロジックにソフトSERDESブロックとして実装されます。
レシーバ・モードでは、差動レシーバのデータパスで以下のブロックが使用可能です。
- デシリアライザ
- データ・リアラインメント・ブロック(ビット・スリップ)
インテルのみ表示可能 — GUID: sam1394603937769
Ixiasoft
レシーバ・モードでは、差動レシーバのデータパスで以下のブロックが使用可能です。