インテルのみ表示可能 — GUID: sam1395333754587
Ixiasoft
7.1. アルテラのソフトLVDS のパラメータ設定
パラメータ | 条件 | 許容値 | 説明 |
---|---|---|---|
Power Supplyモード | — |
|
ターゲット・デバイスがシングル電源デバイスであるかデュアル電源デバイスであるかを指定します。 |
Functional mode | — |
|
アルテラのソフトLVDS IPコアのFunctional modeを指定します。
|
Number of channels | — | 1–18 | LVDS チャネル数を指定します。 |
SERDES factor | — | 1、2、4、5、6、7、8、9、10 | 1 チャネルあたりのビット数を指定します。 |
パラメータ | 条件 | 許容値 | 説明 |
---|---|---|---|
Use external PLL | x1およびx2モードは対象外 |
|
アルテラのソフトLVDS IP コアが PLL を生成するのか、ユーザーが指定した PLL に接続するのかを指定します。 |
Data rate | — | デバイス・データシートを参照してください。 | PLL からの出力データ・レートを指定します。PLL の乗算値は、 OUTPUT_DATA_RATE を INCLOCK_ PERIOD で割った値です。 |
Inclock frequency | — | Data rateによって異なります。 | PLL への入力クロック周波数を MHz 単位で指定します。 |
Enable rx_locked port |
|
|
オンにするとrx_lockedポートをイネーブルします。 |
Enable tx_locked port |
|
|
オンにするとtx_lockedポートをイネーブルします。 |
Enable pll_areset port | 常時オン |
|
オンにした場合、内部PLLモードでpll_aresetポートをイネーブルします。 外部PLLモードでは、pll_aresetポートは常にオンです。 |
Enable tx_data_reset port |
|
|
オンにするとtx_data_resetポートをイネーブルします。 |
Enable rx_data_reset port |
|
|
オンにするとrx_data_resetポートをイネーブルします。 |
Use common PLL(s) for receivers and transmitters | Use external PLL = Off |
|
同じ入力クロック・ソース、デシリアライゼーション・ファクタ、pll_aresetソース、およびデータ・レートを使用する場合は、共通のPLLを使用することができます。 |
Enable self-reset on loss lock in PLL | Use external PLL = Off |
|
オンにすると、ロックが外れた際にPLLがリセットされます。 |
Desired transmitter inclock phase shift |
|
Data rateによって異なります。 | PLL がトランスミッタに対して使用する位相シフト・パラメータを指定します。 |
Desired receiver inclock phase shift |
|
Data rateによって異なります。 | PLL がレシーバに対して使用する位相シフト・パラメータを指定します。 |
パラメータ | 条件 | 許容値 | 説明 |
---|---|---|---|
Enable bitslip mode | General Functional mode = RX |
|
オンにするとrx_data_alignポートをイネーブルします。 |
Enable independent bitslip controls for each channel | General Functional mode = RX |
|
オンにするとrx_channel_data_alignポートをイネーブルします。 rx_channel_data_alignは、エッジ・センシティブなビット・スリップ・コントロール信号です。
|
Enable rx_data_align_reset port |
|
|
オンにするとrx_data_align_resetポートをイネーブルします。 |
Add extra register for rx_data_align port |
|
|
オンにするとrx_data_alignポートを一度レジスタに格納します。 このオプションをオフにした場合は、レシーバを供給するロジックにrx_data_align[]ポートを事前にレジスタする必要があります。 |
Bitslip rollover value |
|
1–11 | 回路がシリアル・データのレイテンシを 0 に戻すまでのパルス数を指定します。 |
Use RAM buffer | — |
|
オンにすると、アルテラのソフトLVDS IPコアは出力同期バッファをエンベデッド・メモリ・ブロックに実装します。 この実装オプションは Use a multiplexer and synchronization register オプションより多くのロジックを使用しますが、正確なワード・アライメントを実現できます。 |
Use a multiplexer and synchronization register | — |
|
オンにすると、アルテラのソフトLVDS IPコアは出力同期にバッファではなくマルチプレクサを実装します。 |
Use logic element based RAM | — |
|
オンにすると、アルテラのソフトLVDS IPコアは出力同期バッファをロジック・エレメントに実装します。 この実装オプションは Use a multiplexer and synchronization register オプションより多くのロジックを使用しますが、正確なワード・アライメントを実現できます。 |
Register outputs | General Functional mode = RX |
|
オンの場合、rx_out[] ポートを登録します。 このオプションをオフにした場合は、レシーバを供給するロジックにrx_out[]ポートを事前にレジスタする必要があります。 |
パラメータ | 条件 | 許容値 | 説明 |
---|---|---|---|
Enable 'tx_outclock' output port |
|
|
オンにするとtx_outclockポートをイネーブルします。 以下のパラメータ・コンフィギュレーションの場合を除き、すべての tx_outclock 信号はシフト・レジスタ・ロジックを通過します。
|
Tx_outclock division factor |
|
SERDES factorに基づく | tx_outclock 信号の周波数がトランスミッタの出力データ・レートを選択した分周係数で割った値と等しいことを指定します。 |
Outclock duty cycle |
|
SERDES factorとTx_outclock division factorに基づく | 外部クロック・タイミング制約を指定します。 |
Desired transmitter outclock phase shift |
|
Data rateによって異なります。 | 入力クロックを基準に出力クロックの位相シフトを指定します。 |
Register 'tx_in' input port | General Functional mode = TX |
|
オンの場合、tx_in[] ポートを登録します。 このオプションをオフにする場合は、トランスミッタにフィードするロジックに tx_in[] ポートを事前登録する必要があります。 |
Clock resource |
|
|
tx_in 入力ポートを登録するクロック・リソースを指定します。 |
Enable 'tx_coreclock' output port | General, Functional mode = TX |
|
オンにするとtx_coreclock出力ポートをイネーブルします。 |
Clock source for 'tx_coreclock' |
|
|
tx_coreclock 出力ポートを駆動するクロック・リソースを指定します。 |