インテルのみ表示可能 — GUID: sam1394448082105
Ixiasoft
3.4.2. 高速I/Oのタイミング・バジェット4.3.2. 高速I/Oのタイミング・バジェット
LVDS I/O規格は、データの高速伝送を可能にし、システム全体の性能向上を実現します。 高速のシステム性能を活用するには、この高速信号のタイミングを解析する必要があります。差動ブロックのタイミング解析は、従来の同期タイミング解析手法とは異なります。
ソース・シンクロナス・タイミング解析は、クロック - 出力のセットアップ時間ではなく、データとクロック信号間のスキューに基づきます。高速差動データ伝送には、ICベンダによって提供されるタイミング・パラメータを使用する必要があり、ボード・スキュー、ケーブル・スキュー、およびクロック・ジッタによる強い影響を受けます。