インテルのみ表示可能 — GUID: sam1394610721615
Ixiasoft
5.2.1. LVDSトランスミッタとレシーバでPLLを共有する実装
LVDSトランスミッタおよびレシーバが必要なアプリケーションでは、通常、各インタフェースごとに1つづつ、合計2つのPLLが必要です。 アルテラのソフトLVDS IPコアを使用すると、トランスミッタとレシーバで1つのPLLを共有し、PLLの使用数を削減することができます。
- Use common PLL(s) for receivers and transmittersをオンにして Quartus® Primeコンパイラが同じPLLを共有できるようにする
- PLLを共有するには、PLLフィードバック・モード、クロック周波数、位相設定などのPLL設定を複数のPLLで同一にする必要がある。LVDSトランスミッタとレシーバが、同一の入力クロック周波数とリセット入力を使用する必要がある
- PLLを共有している場合に、トランスミッタとレシーバで異なるデシリアライゼーション・ファクタとデータ・レートを可能にするために、より多くのカウンタを使用できる。ただし、より多くのPLLカウンタを使用することにより、PLL入力クロック周波数とPLLカウンタの分解能が、トランスミッタとレシーバのクロックの駆動に制限をもたらす
注: 使用できるPLLの数は、 MAX® 10のパッケージによって異なります。Intelは、デザインに十分な数のPLLクロック・アウトを提供する MAX® 10デバイス・パッケージを選択することを推奨します。