インテルのみ表示可能 — GUID: sam1394604687624
Ixiasoft
4.3.6. ガイドライン:LVDSレシーバ・ロジックの配置
Quartus® Primeソフトウェアは、タイミング要件を満たすようにSERDESロジックの配置を自動的に最適化します。このため、ユーザーがアルテラのソフトLVDSIP コア・ロジックで配置の制約を行う必要がありません。
Quartus® Prime Fitterの性能を向上させるには、デバイスのフロアプランにLogicLock™領域を作成し、トランスミッタSERDESロジックの配置を制限します。
- TCCSパラメータは、同じサイドに配置された差動I/Oバンク全体に対してデータシートの仕様のように保証されている。この保証は、トランスミッタのSERDESロジックが出力ピンに隣接するLABに配置されている場合に適用される
- TCCS性能を向上させるために、トランスミッタSERDESロジックをデータ出力ピンとクロック出力ピンに隣接するLABに制限する