インテルのみ表示可能 — GUID: sam1403482130941
Ixiasoft
3.1. ガイドライン : VREFソースとVREFピン
3.2. ガイドライン : 3.0 Vインターフェイスでのデバイスの絶対最大定格の観察
3.3. ガイドライン:電圧リファレンス形式および非電圧リファレンス形式のI/O規格
3.4. ガイドライン : パワーシーケンス中に I/O ピンをドライブしない
3.5. ガイドライン : 最大 DC 電流制限
3.6. ガイドライン: 3つのVI/Oバンクすべてに1つの電圧のみを使用
3.7. ガイドライン: インテル® Stratix® 10 TX 400のI/O規格の制限
3.8. ガイドライン: Intel® Stratix® 10 GX 400そしてSX 400のI/O規格の制限
インテルのみ表示可能 — GUID: sam1403482130941
Ixiasoft
2.4. Intel® Stratix® 10 デバイスにおけるオンチップ I/O 終端
シリアル (RS) 及びパラレル (RT) OCTは、I/O インピーダンス・マッチングと終端機能を提供します。OCT は、信号品質の維持、ボードスペースの節約、外部コンポーネント・コストの削減を実現します。
Intel® Stratix® 10 デバイスは、次の例外を除き、すべてのFPGA I/OバンクでOCTをサポートします。
- 3 V I/Oは、キャリブレーションなしのOCTのみをサポートします。
- 3.3 V I/Oは、OCTをサポートしません。
図 9. シングルエンド終端 (RSとRT)次の図は、 Intel® Stratix® 10 デバイスでサポートされるシングルエンド終端方法を表しています。RT1とRT2はダイナミック・パラレル終端であり、デバイスが受信中の場合にのみイネーブルされます。双方向アプリケーションでは、RT1とRT2は、デバイスが受信中のときに自動的にオンになり、デバイスがドライブ中のときはオフになります。
入力 / 出力 | OCT 手法 | サポートするI/Oタイプ | ||
---|---|---|---|---|
LVDS I/O | 3 V I/O | 3.3 V I/O | ||
出力 | キャリブレーションありの RS OCT | 有効 | — | — |
キャリブレーションなしの RS OCT | 有効 | 有効 | — | |
入力 | キャリブレーションありの RT OCT | 有効 | — | — |
RD OCT (LVDS I/O 規格のみ ) | 有効 | — | — | |
双方向 | ダイナミック RSおよび RT OCT | 有効 | — | — |