インテルのみ表示可能 — GUID: sam1464573479636
Ixiasoft
3.1. ガイドライン : VREFソースとVREFピン
3.2. ガイドライン : 3.0 Vインターフェイスでのデバイスの絶対最大定格の観察
3.3. ガイドライン:電圧リファレンス形式および非電圧リファレンス形式のI/O規格
3.4. ガイドライン : パワーシーケンス中に I/O ピンをドライブしない
3.5. ガイドライン : 最大 DC 電流制限
3.6. ガイドライン: 3つのVI/Oバンクすべてに1つの電圧のみを使用
3.7. ガイドライン: インテル® Stratix® 10 TX 400のI/O規格の制限
3.8. ガイドライン: Intel® Stratix® 10 GX 400そしてSX 400のI/O規格の制限
インテルのみ表示可能 — GUID: sam1464573479636
Ixiasoft
4.6.2. ガイドライン:移行されたIP におけるdatain_h とdatain_l ポートのスワップ
GPIO IPを以前のデバイスからGPIO IPコアでは、GPIO IPコアパラメーター・エディターでのUse legacy top-level port namesオプションをオンにできます。ただし、GPIO IPコアでのこれらのポートの動作は、 Stratix® V、 Arria® V、および Cyclone® Vデバイスで使用されるIPコアとは異なります。
GPIO IPコアはこれらのポートをこれらのクロックエッジの出力レジスターに駆動します。
- datain_h:outclock の立ち下がりエッジで
- datain_l:outclock の立ち上がりエッジで
Stratix® V、 Arria® V、および Cyclone® VデバイスからGPIO IPを移行した場合、IPコアによって生成されたGPIO IPをインスタンス化するときにdatain_hおよびdatain_lポートをスワップします。