インテルのみ表示可能 — GUID: sam1412835874364
Ixiasoft
3.1. ガイドライン : VREFソースとVREFピン
3.2. ガイドライン : 3.0 Vインターフェイスでのデバイスの絶対最大定格の観察
3.3. ガイドライン:電圧リファレンス形式および非電圧リファレンス形式のI/O規格
3.4. ガイドライン : パワーシーケンス中に I/O ピンをドライブしない
3.5. ガイドライン : 最大 DC 電流制限
3.6. ガイドライン: 3つのVI/Oバンクすべてに1つの電圧のみを使用
3.7. ガイドライン: インテル® Stratix® 10 TX 400のI/O規格の制限
3.8. ガイドライン: Intel® Stratix® 10 GX 400そしてSX 400のI/O規格の制限
インテルのみ表示可能 — GUID: sam1412835874364
Ixiasoft
5.2.2. データ・インターフェイスのためのデータのビット順
図 39. データのビット順序の規則以下の図は、din、dout、およびoe データ信号のビット順序の規則を示しています。
- データ・バス・サイズの値がSIZE の場合、LSB は一番右の位置にあります。
- データ・バス・サイズの値が2 × SIZE の場合、バスはSIZE の2 ワードで構成されます。
- データ・バス・サイズの値が4 × SIZE の場合、バスはSIZE の4 ワードで構成されます。
- LSB は各ワードの右端の位置にあります。
- 右端のワードは、出力バス用の最初の送信ワードと入力バス用の最初の受信ワードを指定します。
関連情報