インテルのみ表示可能 — GUID: sam1438590235507
Ixiasoft
3.1. ガイドライン : VREFソースとVREFピン
3.2. ガイドライン : 3.0 Vインターフェイスでのデバイスの絶対最大定格の観察
3.3. ガイドライン:電圧リファレンス形式および非電圧リファレンス形式のI/O規格
3.4. ガイドライン : パワーシーケンス中に I/O ピンをドライブしない
3.5. ガイドライン : 最大 DC 電流制限
3.6. ガイドライン: 3つのVI/Oバンクすべてに1つの電圧のみを使用
3.7. ガイドライン: インテル® Stratix® 10 TX 400のI/O規格の制限
3.8. ガイドライン: Intel® Stratix® 10 GX 400そしてSX 400のI/O規格の制限
インテルのみ表示可能 — GUID: sam1438590235507
Ixiasoft
2. Intel® Stratix® 10 I/O のアーキテクチャーと機能
Intel® Stratix® 10デバイスのI/Oシステムは、さまざまなI/O規格をサポートします。 Intel® Stratix® 10デバイスでは、I/Oピンはデバイス外周部のI/Oバンク内に配置されています。I/OピンとI/Oバッファーはいくつかのプログラマブル機能を有します。
Intel® Stratix® 10のI/Oは次の機能をサポートします。
- シングル・エンド、非電圧リファレンス、および電圧リファレンス形式のI/O規格
- 低電圧差動シグナリング(LVDS)、RSDS、mini-LVDS、HSTL、HSUL、SSTL、およびPODのI/O規格
- シリアライザー/ デシリアライザー(SERDES)
- プログラマブル出力ドライブ強度
- プログラマブル・スルー・レート
- プログラマブル・バス・ホールド
- プログラマブル・ウィーク・プルアップ抵抗
- DDR4およびLVDS規格向けのプログラマブル・プリエンファシス
- プログラマブルI/O遅延
- プログラマブル差動出力電圧(VOD)
- プログラマブル・オープン・ドレイン出力
- キャリブレーションあり、およびキャリブレーションなしのオンチップ直列終端(RS OCT)
- オンチップ・パラレル終端(RT OCT)
- オンチップ差動終端(RD OCT)
- ダイナミック・パワーダウンを有するHSTLおよびSSTL入力バッファー
- すべてのI/Oバンクのダイナミック・オンチップ・パラレル終端
- DDR4キャリブレーションを有する内部生成のVREF
注: 特に注記のない限り、この章で提供される情報はすべての Intel® Stratix® 10 バリアントに適用可能です。