インテルのみ表示可能 — GUID: sam1403482107012
Ixiasoft
3.1. ガイドライン : VREFソースとVREFピン
3.2. ガイドライン : 3.0 Vインターフェイスでのデバイスの絶対最大定格の観察
3.3. ガイドライン:電圧リファレンス形式および非電圧リファレンス形式のI/O規格
3.4. ガイドライン : パワーシーケンス中に I/O ピンをドライブしない
3.5. ガイドライン : 最大 DC 電流制限
3.6. ガイドライン: 3つのVI/Oバンクすべてに1つの電圧のみを使用
3.7. ガイドライン: インテル® Stratix® 10 TX 400のI/O規格の制限
3.8. ガイドライン: Intel® Stratix® 10 GX 400そしてSX 400のI/O規格の制限
インテルのみ表示可能 — GUID: sam1403482107012
Ixiasoft
2.3. Intel® Stratix® 10 デバイスのプログラマブル IOE 機能
特長 | 設定 |
条件 | インテル® Quartus® Prime アサインメント名 |
---|---|---|---|
スルー・レート・コントロール | 0(低速)、1(高速)。デフォルトは1です。 | RS OCT機能を使用する場合はディスエーブルされます。 | SLEW_RATE |
I/O 遅延 | デバイス・データシートを参照してください。 | — | INPUT_DELAY_CHAIN OUTPUT_DELAY_CHAIN |
オープンドレイン出力オプション | オンとオフ。デフォルトはオフです。 | — | AUTO_OPEN_DRAIN_PINS |
バスホールド | オンとオフ。デフォルトはオフです。 | ウィーク・プルアップ抵抗機能を使用する場合はディセーブルされます。 | ENABLE_BUS_HOLD_CIRCUITRY |
ウィーク・プルアップ抵抗 | オンとオフ。デフォルトはオフです。 | バス・ホールド機能を使用する場合はディセーブルされます。 | WEAK_PULL_UP_RESISTOR |
プリエンファシス | 0(ディスエーブル)、1(イネーブル)。デフォルトは1。 | — | PROGRAMMABLE_PREEMPHASIS |
差動出力電圧 | Low (0)、Medium low (1)、Medium high (2)、およびHigh (3)。デフォルトは2。 | — | PROGRAMMABLE_VOD |
特徴 | サポートする I/O バッファータイプ | I/O 規格サポート |
||
---|---|---|---|---|
LVDS I/O | 3 V I/O | HPS I/O ( SoC デバイスのみ ) |
||
スルー・レート ・コントロール 11 | 可能 | 可能 | 可能 |
|
I/O 遅延 | 可能 | 可能 | — | |
オープンドレイン出力オプション11 | 可能 | 可能 | 可能 |
|
バスホールド11 | 可能 | 可能 | — | |
ウィークプルアップ抵抗 | 可能 | 可能 | 可能 | |
プリエンファシス | 可能 | — | — |
|
差動出力電圧 | 可能 | — | — |
|
Intel® Stratix® 10 GX 400そしてSX 400デバイスのHF35のパッケージno3.3 V I/Oバンク(バンク3C)で、弱いプルアップ制御は8ピングループベースです。 ピングループを識別するには、デバイスのピン配置ファイル「オプション機能」カラムを参照してください。たとえば、グループ名はIO33_LS[<group index>]_[<pin index>]です。