インテルのみ表示可能 — GUID: sam1438868907304
Ixiasoft
3.1. ガイドライン : VREFソースとVREFピン
3.2. ガイドライン : 3.0 Vインターフェイスでのデバイスの絶対最大定格の観察
3.3. ガイドライン:電圧リファレンス形式および非電圧リファレンス形式のI/O規格
3.4. ガイドライン : パワーシーケンス中に I/O ピンをドライブしない
3.5. ガイドライン : 最大 DC 電流制限
3.6. ガイドライン: 3つのVI/Oバンクすべてに1つの電圧のみを使用
3.7. ガイドライン: インテル® Stratix® 10 TX 400のI/O規格の制限
3.8. ガイドライン: Intel® Stratix® 10 GX 400そしてSX 400のI/O規格の制限
インテルのみ表示可能 — GUID: sam1438868907304
Ixiasoft
2.4.1. Intel® Stratix® 10 デバイスにおけるキャリブレーションなしのRS OCT
Intel® Stratix® 10 デバイスは、シングルエンドおよび電圧リファレンス形式のI/O規格のRS OCTをサポートします。キャリブレーションなしのRS OCTは出力でのみサポートされます。
I/O 規格 | キャリブレーションされていないOCT(出力) |
---|---|
RS (Ω) | |
3.0 V LVTTL/3.0 V LVCMOS | 25、50 |
2.5 V LVCMOS | 25、50 |
1.8 V LVCMOS | 25、50 |
1.5 V LVCMOS | 25、50 |
1.2 V LVCMOS | 25、50 |
SSTL-18 Class I | 50 |
SSTL-18 Class II | 25 |
SSTL-15 Class I | 50 |
SSTL-15 Class II | 25 |
SSTL-15 | 34、40 |
SSTL-135 | 34、40 |
SSTL-125 | 34、40 |
SSTL-12 | 34, 40, 60, 120, 240 |
POD12 | 34, 40, 48, 60 |
1.8 V HSTL Class I | 50 |
1.8 V HSTL Class II | 25 |
1.5 V HSTL Class I | 50 |
1.5 V HSTL Class II | 25 |
1.2 V HSTL Class I | 50 |
1.2 V HSTL Class II | 25 |
HRR-12 | 34, 40, 48, 60, 80 |
差動SSTL-18 class I | 50 |
差動HSTL-18 Class II | 25 |
差動 SSTL-15 Class I | 50 |
差動HSTL-15 Class II | 25 |
差動SSTL-15 | 34、40 |
差動 SSTL-15 Class I | 50 |
差動HSTL-15 Class II | 25 |
差動SSTL-135 | 34、40 |
差動SSTL-125 | 34、40 |
差動SSTL-12 | 34, 40, 60, 120, 240 |
差動POD12 | 34, 40, 48, 60 |
差動1.8 V HSTL Class I | 50 |
差動1.8 V HSTL Class II | 25 |
差動1.5 V HSTL Class I | 50 |
差動1.5 V HSTL Class II | 25 |
差動1.2 V HSTL Class I | 50 |
差動1.2 V HSTL Class II | 25 |
差動HSUL-12 | 34, 40, 48, 60, 80 |
ドライバー・インピーダンス・マッチングは、I/O ドライバーに伝送ラインのインピーダンスと厳密にマッチングする制御された出力インピーダンスを提供して、反射を大幅に低減します。
インピーダンス整合を使用する場合、現在の強度を指定することはできません。
図 10. キャリブレーションなしのRS OCT次の図は、出力トランジスタの固有インピーダンスとしてのRSを表しています。