インテルのみ表示可能 — GUID: sam1403482200809
Ixiasoft
3.1. ガイドライン : VREFソースとVREFピン
3.2. ガイドライン : 3.0 Vインターフェイスでのデバイスの絶対最大定格の観察
3.3. ガイドライン:電圧リファレンス形式および非電圧リファレンス形式のI/O規格
3.4. ガイドライン : パワーシーケンス中に I/O ピンをドライブしない
3.5. ガイドライン : 最大 DC 電流制限
3.6. ガイドライン: 3つのVI/Oバンクすべてに1つの電圧のみを使用
3.7. ガイドライン: インテル® Stratix® 10 TX 400のI/O規格の制限
3.8. ガイドライン: Intel® Stratix® 10 GX 400そしてSX 400のI/O規格の制限
インテルのみ表示可能 — GUID: sam1403482200809
Ixiasoft
2.4.6. Intel® Stratix® 10 デバイスの OCT キャリブレーション・ブロック
I/O 規格が同じ VCCIO電源電圧を使用する場合、異なる I/O 規格に同じ I/O バンクの RSおよび RT OCT を使用することができます。なお、同じ I/O バッファーのプログラマブル電流強度と RS OCT をコンフィグレーションすることはできません。
OCT キャリブレーション・プロセスでは、直列および並列キャリブレーション終端に与えられた I/O バンクのすべてのキャリブレーション・ブロックで使用可能なRZQピンを使用します。
- 各 OCT キャリブレーション・ブロックは、RZQピンを介して関連付けられる外部240 Ωリファレンス抵抗を有します。
- 外部100 Ω抵抗または外部 240 Ω 抵抗 (RSまたは RT OCT の値に応じてどちらを使用するか決定 ) を介して、RZQピンを GND に接続します。
- RZQピンは、ピンが配置されている I/O バンクと同じ VCCIO電源電圧を共有します。
- キャリブレーション回路を使用しない場合、RZQ ピンは兼用I/O ピンであり、汎用 I/O ピンとして機能します。
Intel® Stratix® 10 デバイスは、専用コンフィグレーション・ピンを除くすべての LVDS I/O ピン上で、キャリブレーションされた RSおよびキャリブレーションされた RT OCT をサポートします。