2.8.1. パラメーター・エディターのパラメーター

EタイルハードIPユーザーガイド: イーサネットインテルFPGA IP向けEタイルハードIPおよび EタイルCPRI PHYインテルFPGA IP

ダウンロード PDF

ID 683468

日付 5/17/2019

バージョン 19.1

Public

インテルのみ表示可能 — GUID: ovm1519363033591

Ixiasoft

詳細を見る

2.8.1. パラメーター・エディターのパラメーター

イーサネットインテルFPGA IP向けEタイルハードIPのIPパラメーター・エディターで提供しているパラメーターでは、ユーザーによるイーサネットインテルFPGA IP向けEタイルハードIPのバリエーションとシミュレーションおよびハードウェア・デザイン例のコンフィグレーションの設定ができます。

イーサネットインテルFPGA IP 向けE タイルハードIP のパラメーターには、3 つのタブがあります。それは、IP タブ、10GE/25GE および/または100GE タブ、Example Design タブです。Example Design タブの詳細に関しては、 E-tile Hard IP for EthernetIntel FPGA IP Design Example User Guideを参照してください。

表 12. イーサネットインテルFPGA IP 向けE タイルハードIP のパラメーター: IPタブこの表では、無効なパラメーター値の組み合わせについての情報は提供していません。選択した組み合わせに競合が生じた場合、パラメーター・エディターでは、エラーメッセージを System Messages ペインに生成します。
パラメーター	範囲	デフォルト設定	パラメーターの説明
Core Options
Select Core Variant	シングル 10GE/25GE チャネル1つから4つの10GE/25GE (RS-FECはオプション) シングル100GE (RS-FECはオプション) 100GEまたは10GE/25GE1つから4つ (RSFECおよび1588 PTPはオプション) カスタムPCS (RS-FECはオプション)	シングル10GE/25GE	Eタイル・イーサネット・コアのバリアントの選択は、必要なチャネルの種類を備えたものにします。100GE or 1 to 4 10GE/25GE with optional RS-FEC and 1588 PTPバリアントを選んだ場合は、100GEチャネルまたは1 つから4 つの10GE/25GEチャネルが使用できます。このとき、RS-FECおよび/またはIEEE 1588タイムスタンプの有無は関係ありません。このオプションの切り替えは、コンパイル時または実行時に可能です。
Number of Channels of 10GE/25GE	シングルチャネル 2チャネル 3チャネル 4チャネル	シングルチャネル	チャネル数の設定は、1つから4つのチャネルを許可するバリアントを選択したときに行います。 RS-FECやPTPなどのリソースは、共有するとより効率的です。デザインに複数の10GE/25GEチャネルが必要な場合は、コアのチャネル数を増やしてリソースをより効率的に共有することを検討してください。
Active Channel(s) at startup	10GE/25GE チャネル (1つ以上) 100GEチャネル	10GE/25GE チャネル (1つ以上)	100GE or 1 to 4 10GE/25GE with optional RS-FEC and 1588 PTPを選んだ場合は、チャネル (100GEまたは10GE/25GE) を選択し、起動時にトランシーバーに接続します。
Enable IEEE 1588 PTP	オンオフ	オフ	このパラメーターをオンにして、IEEE 1588 PTP Timestampオフロード機能をコアに追加します。コアでは、1ステップまたは2ステップのTXタイムスタンプおよびRXタイムスタンプの生成ができます。このオプションでサポートするのは、10/25Gと100G (RS-FEC(528,514) 付き) バリアントです。注: 10/25Gバリアントの場合、ユーザーが送信するPTPパケットは32バイト以上でなければなりません。そうでないと、IPコアの機能が損なわれる可能性があります。注: オートネゴシエーションとリンク・トレーニング機能をイネーブルした場合、PTP付き25Gでサポートするのは、シングルチャネルのバリアントのみです。注: タイムスタンプにはソフトロジックが必要です。ソフトロジックをイネーブルにするには、コアをPTPのTime-of-Dayモジュールに接続してTOD値を生成します。このとき、96b IEEE 1588v2タイム形式を使用します。
IEEE1588/PTP channel placement restriction	EHIP0/2 EHIP1/3	EHIP0/2	Ethernet Hard IPコアを選択して、それをPTPがイネーブルのときに使用します。この選択により、Eタイル・トランシーバー内のPTPチャネル配置が次のとおりに決まります。 EHIP0/2では、PTPチャネル4、5、16、および17を使用します。 EHIP1/3では、PTPチャネル6、7、18、および19を使用します。
Enable RS-FEC	オンオフ	オフ	このパラメーターをオンにして、追加のハードロジックを含めます。これによって、Reed-Solomon Forward Error Correction (RS-FEC) が実行されます。注: RS-FEC付き25Gでサポートするのは、シングルチャネルのバリアントのみです。これは、オートネゴシエーションとリンク・トレーニング機能がイネーブルの場合です。この機能のサポートは10Gバリアントではありません。
First RSFEC Lane	first_lane0 first_lane1 first_lane2 first_lane3	first_lane0	最初に使用するRS-FECレーンを選択します。RS-FECブロックには4つのレーンがあります。RS-FECブロックがフラクチャー・モードの場合、4レーンのいずれかを最初のレーンとして選択することができます。マルチチャネルNative PHY IPコア・インスタンスでRS-FECブロックがイネーブルの場合、使用するRS-FECレーンは、連続していて、4チャネルRS-FECブロック1つの中に収まるものである必要があります。
RSFEC Clocking Mode	fec_dir_adp_clk_0 fec_dir_adp_clk_1 fec_dir_adp_clk_2 fec_dir_adp_clk_3	fec_dir_adp_clk_0	クロッキング・モードをRS-FECブロックに対して設定します。PTPがイネーブルされたトポロジー付きRS-FECでは、クロック選択は固定です。他の場合はすべて、この制御によって、TXアダプタークロックが選択され、RS-FECブロックのクロッキングに使用されます。
Enable AN/LT	オンオフ	オフ	このパラメーターをオンにして、IPコアをイネーブルします。これによってオートネゴシエーションがサポートされます。定義はIEEE Standard 802.3-2015 Clause 73および25G/50G Ethernet Consortium Schedule Draft 1-6に従います。また、リンク・トレーニングの定義は、IEEE Standard 802.3-2015 Clauses 92 and 93 and the 25G/50G Ethernet Consortium Schedule Draft 1-6に従います。注: シングルチャネル25GE (RS-FECおよび/またはPTP付き) バリアントがサポートされるのは、オートネゴシエーションおよびリンク・トレーニング機能をイネーブルした場合のみです。
Enable external AIB clocking	オンオフ	オフ	このパラメーターをオンにし、 `i_clk_aib` および `i_clk_aib_2x` 信号を追加でイネーブルにすると、外部クロックソースでEHIPコアおよびEMIBブロックのデータパスが駆動できます。このオプションを使用するのは、デザインでラインレートを動的に変更すると同時に、安定したクロックレートを維持する必要がある場合です。オートネゴシエーションおよびリンク・トレーニングでは、外部AIBクロッキング・モードはサポートしていません。このオプションが使用可能なのは、25Gバリアントに対してEnable RS-FECをオンにした場合のみです。重要: このパラメーターをマルチチャネル25Gバリアントでイネーブルにすると、マスターチャネルのEMIBインターフェイスへのリセットをトリガーすることで、スレーブチャネルの動作が影響を受けます。
Reconfig clock rate	100.00–162.0 MHz	100.00	予想される着信 `i_reconfig_clk` 周波数を設定します。入力クロック周波数は、このパラメーターに対して指定した周波数と一致させる必要があります。 IPコアのコンフィグレーションには、この情報を使用し、IPコアによってリンク障害抑制時間が正確に測定されるようにします (Link Fail抑制タイマー (IEEE 802.3のclause 73.10.2) の値を決定します) 。
AN/LT Options
Auto-Negotiation
Enable Auto-Negotiation on Reset	オンオフ	オン	このパラメーターがオンの場合、IPコアに含まれるロジックによってオートネゴシエーションが実装されます。この定義は、IEEE Std 802.3–2015のClause 73に従います。このパラメーターがオフの場合、IPコアにはオートネゴシエーション・ロジックは含まれず、オートネゴシエーションは実行できません。
Link Fail Inhibit Time	100–4000 ms	504 ms	リンクステータスがFAILまたはOKに設定されるまでの時間を指定します。リンクが失敗するのは、このパラメーターで指定した期間の経過後に、リンクステータスをOKに設定した場合です。詳細については、Clause 73 Auto-Negotiation for Backplane EthernetのIEEE Standard 802.3–2015を参照してください。 IPコアでは、 `o_rx_pcs_ready` 信号をアサートして、リンクステータスがOKであることを示します。シミュレーションでは、デフォルト値は504 (約1.6 ms) です。ハードウェア・テストでは、 RS-FEC(544,514) 付きバリアントのデフォルト値は3秒です。
Advertise CR Technology Ability	オンオフ	オン	このパラメーターがオンの場合、IPコアではデフォルトでCR機能をアドバタイズします。このパラメーターがオフでも、オートネゴシエーションがオンになっていると、IPコアではデフォルトでKR機能をアドバタイズします。
Request RSFEC	オンオフ	オン	このパラメーターをオンにすると、RS-FECのリモート・リンク・パートナーからの要求がオートネゴシエーション中に行われます。このパラメーターをオンにする必要があるのは、Enable RSFECオンにしてKR機能を使用する場合です。
Auto-Negotiation Master	レーン0 レーン1 レーン2 レーン3	レーン0	マスターチャネルをオートネゴシエーションに対して選択します。 IPコアのメカニズムでは、マスターチャネルの動的変更はされません。パラメーター・エディターで設定した値の変更は、動作中はできません。
Advertise both 10G and 25G during AN	オンオフ	オフ	このパラメーターをオンにすると、10および25 Gbpsのデータレートのアドバタイズが、オートネゴシエーション中に行われます。このパラメーターをオフにすると、IPコアでアドバタイズするのは、10GE/25GEタブのSelect Ethernet Rateパラメーターで指定したデータレートのみです。このパラメーターが使用できないのは、Single 100GE with optional RSFECバリアントおよび100GE ChannelがActive Channel(s) at startupとして選択されている場合です。
Advertise Pause ability	オンオフ	オン	このパラメーターをオンにすると、IPコアによるイーサネット・リンク上の表示によって、対称一時停止がサポートされていることが分かります。この定義は、IEEE Std 802.3–2015の Section 2のAnnex 28Bの通りです。
Advertise Pause ASM_DIR ability	オンオフ	オン	このパラメーターをオンにすると、IPコアによるイーサネット・リンク上の表示によって、非対称一時停止がサポートされていることが分かります。この定義は、Annex 28BのSection 2のIEEE Std 802.3–2015の通りです。
Link Training: General
Enable Link Training on Reset	オンオフ	オン	このパラメーターをオンにすると、IPコアにリンク・トレーニング・モジュールが含まれます。このリンク・トレーニング・モジュールによるコンフィグレーションでは、リモート・リンク・パートナーTX PMDを最低のビット・エラー・レート (BER) に設定します。LTの定義は、IEEE Std 802.3–2015のClause 92の通りです。
Configuration, Debug and Extension Options
Enable Native PHY Debug Master Endpoint	オンオフ	オン	このパラメーターをオンにすると、Transceiver Native PHY IPに埋め込みNative PHY Debug Master Endpointが含まれます。Native PHY Debug Master Endpointでは、Avalon-MMスレーブ・インターフェイスに内部接続して、ダイナミック・リコンフィグレーションを行います。Native PHY Debug Master Endpointでは、トランシーバーのリコンフィグレーション空間にアクセスし、特定のテストおよびJTAG経由のデバッグ機能をSystem Consoleを使用して実行します。
Enable JTAG to Avalon Master Bridge	オンオフ	オフ	このパラメーターをオンにすると、 Avalon-MM Master Bridgeへの内部JTAG接続によって、レジスター・リコンフィグレーションがイネーブルになります。この接続により、System ConsoleでEthernet Link Inspectorが実行できます。

表 13. イーサネットインテルFPGA IP向けEタイルハードIPのパラメーター :10GE/25GEタブこの表では、無効なパラメーター値の組み合わせについての情報は提供していません。選択した組み合わせに競合が生じた場合、パラメーター・エディターでは、エラーメッセージをSystem Messagesペインに生成します。
パラメーター	範囲	デフォルト設定	パラメーターの説明
General Options 10GE/25GE
Select Ethernet Rate	10G 25G	25G	IPコア・イーサネット・データ・レートを選択します。
Select Ethernet IP Layers	Enable RSFEC およびEnable IEEE 1588 PTPがオフの場合 : MAC+PCS PCS Only OTN FlexE	MAC+PCS	チャネルによって提供されるイーサネット・プロトコル・レイヤーを選択します。注: RS-FECは10Gデータレートではサポートされていません。
	Enable RSFECがオンかつEnable IEEE 1588 PTPがオフの場合 : MAC+PCS+RS-FEC PCS+RSFEC OTN+RSFEC FlexE+RSFEC	MAC+PCS+RS-FEC
	Enable RSFECおよびEnable IEEE 1588 PTPがオンの場合 : MAC+PTP+PCS+RSFEC	MAC+PTP+PCS+RSFEC
Include alternate ports	オンオフ	オフ	この高度なオプションが使用されるのは、アプリケーションによるアクティブなイーサネットIPレイヤーの変更が、実行時に必要な場合です。このオプションをオンにすると、可能性のあるデータパス・インターフェイスすべてがコアに含まれます。アクティブ・インターフェイスは、コントロール・レジスターおよびステータスレジスター (CSR) の設定によって異なります。
MAC Options: Basic 10GE/25GE 注: PCS Only、OTNおよびFlexEのバリエーションでは、これらのパラメーターは効果がありません。
TX Maximum Frame Size	65–65535	1518	IPコアによってイーサネット・リンク上で送信できる最大パケットサイズ (バイト単位) 。このとき、TX統計値カウンターのオーバーサイズ・パケットの報告はしません。 MACなしのバリエーションでは、このパラメーターは効果がなく、デフォルト値の1518のままになります。
RX Maximum Frame Size	65–65535	1518	IPコアによってイーサネット・リンク上で送信できる最大パケットサイズ (バイト単位) 。このとき、RX統計値カウンターのオーバーサイズ・パケットの報告はしません。 Enforce Maximum Frame Size パラメーターをオンにすると、IPコアではこのサイズ以上の入力イーサネット・パケットを切り捨てます。 MACなしのバリエーションでは、このパラメーターは効果がなく、デフォルト値の1588のままになります。
Enforce Maximum Frame Size	オンオフ	オフ	IPコアによってオーバーサイズ・パケットの受信ができるようにするか、またはこれらのパケットを切り捨てるかを指定します。
Choose Link Fault Generation Mode	オフ単方向双方向	双方向	リンク障害イベントに対するIPコアの応答を指定します。. 双方向リンク障害処理は、イーサネット仕様、具体的にはIEEE 802.3 Figure 81-11に準拠しています。単方向リンク障害処理では、IEEE 802.3 Clause 66を実装します。ローカル障害に応答して、IPコアでは、パケット間ギャップのリモート障害順序付きセットを送信しますが、着信リモート障害順序付きセットには応答しません。 OFF オプションは後方互換用です。
Stop TX traffic when link partner sends pause	するしないフロー・コントロールをディスエーブルする	しない	IPコアでイーサネット・リンクからのPAUSEフレームに応答するために、TXトラフィックを停止するかどうかを選択します。このパラメーターは、フロー・コントロールがディスエーブルの場合は効果がありません。フロー・コントロールをディスエーブルにした場合、IPコアでは、着信PAUSEおよびPFCフレームには応答せず、また送信PAUSEおよびPFCフレームも生成しません。このパラメーター値がNoの場合、TXクライアント・インターフェイスで`i_tx_pause` 信号を使用して、TX MACによるTXトラフィックの強制停止ができます。
Bytes to remove from RX frames	なし CRCバイトを削除 CRCおよびPADバイトを削除	CRCバイトを削除	RX MACの設定によって、CRCまたはPAD、あるいはその両方のバイトを着信RXフレームから削除してから、バイトをRX MACクライアントに渡すことができます。PADおよびPADバイトがダウンストリームで不要な場合は、削除オプションによって、ダウンストリーム・パケット処理ロジックの必要性を減らすことができます。
Forward RX Pause Requests	オンオフ	オフ	RX MACでRXクライアント・インターフェイス上の着信PAUSEフレームおよびPFCフレームを転送するか、内部処理後にドロップするかを選択します。注: フロー・コントロールがオフの場合、IPコアでは、すべての着信PAUSEフレームおよびPFCフレームをRXクライアント・インターフェイスに直接転送し、内部処理は実行しません。その場合、このパラメーターは効果がありません。
Use Source Address Insertion	オンオフ	オフ	IPコアで、送信イーサネット・パケットの送信元アドレスの上書きをサポートするかどうかを選択します。使用するのは `TXMAC_SADDR` レジスター値で、オフセットは0x40Cおよび0x40Dです。このパラメーターがオンの場合、IPコアによってレジスターからのパケット送信元アドレスが上書きされるのは、 `i_tx_skip_crc` の値が0のときです。このパラメーターがオフの場合は、IPコアによる送信元アドレスの上書きはされません。送信元アドレスの挿入の適用先は、TX MACクライアント・インターフェイス上で提供されるPAUSEおよびPFCパケットです。ただし、PAUSEおよびPFCパケットのIPコアによる送信が、TX MACクライアント・インターフェイス上の `i_tx_pause` または `i_tx_pfc[n]` のアサートトへの応答として行われる場合には適用されません。
Enable TX VLAN Detection	オンオフ	オン	IPコアTX統計ブロックによって、TX VLANおよびStacked VLANイーサネット・フレームを通常の制御フレームとして扱うか、もしくはLength/Typeフィールドデコードを実行し、これらのフレームをVLAN統計値に含めて、イーサネット・フレーム全体ではなく `TxFrameOctetsOK` カウンターのペイロードバイトをオフセット0x862と0x863でカウントするかを指定します。オンの場合、IPコアではTX統計でこれらのフレームをVLANまたはStacked VLANフレームとして指定します。オフの場合、IPコアではこれらのフレームを通常の制御フレームとして扱います。
Enable RX VLAN Detection	オンオフ	オン	IPコアRX統計ブロックによって、RX VLANおよびStacked VLANイーサネット・フレームを通常の制御フレームとして扱うか、もしくはLength/Typeフィールドデコードを実行し、これらのフレームをVLAN統計値に含めて、イーサネット・フレーム全体ではなく `RxFrameOctetsOK` Iカウンターのペイロードバイトをオフセット0x962と0x963でカウントするかを指定します。オンの場合、IPコアではRX統計でこれらのフレームをVLANまたはStacked VLANフレームとして指定します。オフの場合、IPコアではこれらのフレームを通常の制御フレームとして扱います。
MAC Options: Specialized 10GE/25GE 注: PCS Only、OTNおよびFlexEのバリエーションでは、これらのパラメーターは効果がありません。
Enable preamble passthrough	オンオフ	オフ	オンにすると、IPコアはRXおよびTXプリアンブル・パススルー・モードになります。RXプリアンブル・パススルー・モードでは、IPコアはプリアンブルおよびSFDをイーサネット・パケットから取り除くのではなく、クライアントに渡します。TXプリアンブル・パススルー・モードでは、クライアントはイーサネット・フレーム内で送信されるプリアンブルを指定します。
Enable strict preamble check	オンオフ	オフ	オンにすると、IPコアによって拒否されるRXパケットは、プリアンブルが標準イーサネット・プリアンブル (0x55_55_55_55_55_55) 以外のものになります。このオプションによって提供される追加の保護層は、誤ったStartフレームに対するものです。これが発生する可能性があるのは、起動時またはビットエラー発生時です。
Enable strict SFD check	オンオフ	オフ	オンにすると、IPコアによって拒否されるRXパケットは、SFDバイトが標準イーサネットSFD (0xD5) 以外のものになります。このオプションによって提供される追加の保護層は、誤ったStartフレームに対するものです。これが発生する可能性があるのは、起動時またはビットエラー発生時です。
Average Inter-packet Gap	1 8 10 12	12	IPコアによってTXイーサネット・リンク上で維持される最小平均パケット間ギャップ (IPG) を指定します。デフォルト値の12は、イーサネット規格に準拠しています。ほかの値では増加したスループットをサポートします。値を1に指定すると、IPコアによる最小IPGの制御の試行が行われないようになります。
Additional IPG removed per AM period	整数	0	IPコアによってアラインメント・マーカー期間ごとに削除されるパケット間ギャップ数を指定します。これは、プロトコル準拠のために必要とされるデフォルトの数に加えられます。 Additional IPG removed per AM period の値が1ずつ増加すると、スループットの増加は100Gのバリエーションで3ppmです。より大きなスループットの増加を指定するには、 Average Inter-packet Gap パラメーターを使用します。
PMA Options 10GE/25E
PHY Reference Frequency	156.25 MHz 322.265625 MHz 312.5 MHz 644.53125 MHz	322.265625 MHz	予想される着信PHY `i_clk_ref` リファレンス周波数を設定します。入力クロック周波数は、このパラメーターに指定した周波数と一致させてください (±100 ppm) 。注: Enable AN/LTをオンにした場合、必要な入力クロック周波数は156.25または312.5 MHzです。
Enable custom rate	オンオフ	オフ	オンにするとカスタムレートがイネーブルになります。
Include deterministic latency measurement interface	オンオフ	オフ	オンにすると、確定的レイテンシー・インターフェイスがチャネルに追加されます。

表 14. イーサネットインテルFPGA IP向けEタイルハードIPパラメーター : 100GEタブこの表では、無効なパラメーター値の組み合わせについての情報は提供していません。選択した組み合わせに競合が生じた場合、パラメーター・エディターでは、エラーメッセージをSystem Messagesペインに生成します。
パラメーター	パラメーター	デフォルト設定	パラメーターの説明
General Options
Select Ethernet Rate	100G	100G	IPコア・イーサネット・データ・レートを選択します。
Select Ethernet IP Layers	MAC+PCS MAC+PTP+PCS MAC+PCS+(528,514)RSFEC MAC+PCS+(544,514)RSFEC MAC+PTP+PCS+(528,514)RSFEC PCS Only PCS+(528,514)RSFEC PCS+(544,514)RSFEC OTN OTN+(528,514)RSFEC OTN+(544,514)RSFEC FlexE FlexE+(528,514)RSFEC FlexE+(544,514)RSFEC	MAC+PCS	チャネルによって提供されるイーサネット・プロトコル・レイヤーを選択します。注: イーサネットインテルFPGA IP向けEタイルハードIPでは、OTN機能の暫定サポートを提供しています。詳しくは、最寄りのインテル営業担当者にお問い合わせください。または、Intel Premier Support (IPS) ケースを次のリンクから提出いただけます。https://www.intel.com/content/www/us/en/my-intel/fpga-sign-in.html.
MAC Options: Basic 100GE 注: PCS Only、OTNおよびFlexEのバリエーションでは、これらのパラメーターは効果がありません。
TX Maximum Frame Size	65–65535	1518	IPコアによってイーサネット・リンク上で送信できる最大パケットサイズ (バイト単位)。このとき、TX統計値カウンターのオーバーサイズ・パケットは報告しません。MACなしのバリエーションでは、このパラメーターは効果がなく、デフォルト値の1518のままになります。
RX Maximum Frame Size	65–65535	1518	IPコアによってイーサネット・リンク上で送信できる最大パケットサイズ (バイト単位) 。このとき、RX統計値カウンターのオーバーサイズ・パケットは報告しません。 Enforce Maximum Frame Size パラメーターをオンにすると、IPコアではこのサイズ以上の入力イーサネット・パケットを切り捨てます。 MACなしのバリエーションでは、このパラメーターは効果がなく、デフォルト値の1588のままになります。
Enforce Maximum Frame Size	オンオフ	オフ	IPコアによってオーバーサイズ・パケットの受信ができるようにするか、またはこれらのパケットを切り捨てるかを指定します。
Choose Link Fault Generation Mode	オフ Unidirectional Bidirectional	Bidirectional	リンク障害イベントに対するIPコアの応答を指定します。双方向リンク障害処理は、イーサネット仕様、具体的にはIEEE 802.3 Figure81-11に準拠しています。単方向リンク障害処理では、IEEE 802.3 Clause 66を実装しています。ローカル障害に応答して、IPコアでは、パケット間ギャップのリモート障害順序付きセットを送信しますが、着信リモート障害順序付きセットには応答しません。OFF オプションは後方互換用です。
Stop TX traffic when link partner sends pause	Average Interpacket Gap	No	IPコアでイーサネット・リンクからのPAUSEフレームに応答するために、TXトラフィックを停止するかどうかを選択します。このパラメーターは、フロー・コントロールがディスエーブルの場合は効果がありません。フロー・コントロールをディスエーブルした場合、IPコアでは、着信PAUSEおよびPFCフレームには応答せず、また発信PAUSEおよびPFCフレームも生成しません。このパラメーター値がNoの場合、TXクライアント・インターフェイスで `i_tx_pause` 信号を使用して、TX MACによるTXトラフィックの強制停止ができます。
Bytes to remove from RX frames	なし CRCバイトを削除 CRCおよびPADバイトを削除	CRCバイトを削除	RX MACの設定によって、CRCまたはPAD、あるいはその両方のバイトを着信RXフレームから削除してから、バイトをRX MACクライアントに渡すことができます。PADおよびCRCバイトがダウンストリームで不要な場合は、削除オプションによって、ダウンストリーム・パケット処理ロジックの必要性を減らすことができます。
Forward RX Pause Requests	オンオフ	オフ	RX MACでRXクライアント・インターフェイス上の入力PAUSEフレームおよびPFCフレームを転送するか、内部処理後にドロップするかを選択します。注: フロー・コントロールがオフになっていると、IPコアでは、すべての着信PAUSEフレームおよびPFCフレームをRXクライアント・インターフェイスに直接転送し、内部処理は実行されません。その場合、このパラメーターは効果がありません。
Use Source Address Insertion	オンオフ	オフ	IPコアで、送信イーサネット・パケットの送信元アドレスの上書きをサポートするかどうかを選択します。使用するのは `TXMAC_SADDR` レジスター値で、オフセットは0x40Cおよび0x40Dです。このパラメーターがオンの場合、IPコアによってレジスターからのパケット送信元アドレスが上書きされるのは、 `i_tx_skip_crc` の値が0のときです。このパラメーターがオフの場合は、IPコアによる送信元アドレスの上書きはされません。送信元アドレスの挿入の適用先は、TX MACクライアント・インターフェイス上で提供されるPAUSEおよびPFCパケットです。ただし、PAUSEおよびPFCパケットのIPコアによる送信が、TX MACクライアント・インターフェイス上の `i_tx_pause` または `i_tx_pfc[n]` のアサートへの応答として行われる場合には適用されません。
Enable TX VLAN Detection	オンオフ	オン	IPコアTX統計ブロックによって、TX VLANおよびStacked VLANイーサネット・フレームを通常の制御フレームとして扱うか、もしくはLength/Typeフィールドデコードを実行し、これらのフレームをVLAN統計値に含めて、イーサネット・フレーム全体ではなく `TxFrameOctetsOK` カウンターのペイロードバイトをオフセット0x862と0x863でカウントするかを指定します。オンの場合、IPコアではTX統計でこれらのフレームをVLANまたはStacked VLANフレームとして指定します。オフの場合、IPコアではこれらのフレームを通常の制御フレームとして扱います。
Enable RX VLAN Detection	オンオフ	オン	IPコアRX統計ブロックによって、RX VLANおよびStacked VLANイーサネット・フレームを通常の制御フレームとして扱うか、もしくはLength/Typeフィールドデコードを実行し、これらのフレームをVLAN統計値に含めて、イーサネット・フレーム全体ではなく `RxFrameOctetsOK` .カウンターのペイロードバイトをオフセット0x962と0x963でカウントするかを指定します。オンの場合、IPコアではRX統計でこれらのフレームをVLANまたはStacked VLANフレームとして指定します。オフの場合、IPコアではこれらのフレームを通常の制御フレームとして扱います。
Enable asynchronous adapter clocks	オンオフ	オフ	オンにするのは、 `i_clock_rx` および `i_clk_tx` のクロックを異なるクロックソースから駆動する場合です。注: この機能はインテルQuartus Prime v19.1ではサポートされていません。
Ready latency	0-3	0	TXクライアント・インターフェイス上のreadyLatency値を選択します。readyLatencyは、Avalon®-STインターフェイスのプロパティーです。これによって定義される遅延クロックサイクル数は、IPコアによる `o_tx_ready` 信号のアサートからIPコアによるTXクライアント・インターフェイス上のデータの受け入れが可能なクロックサイクルまでです。Avalonインターフェイスの仕様を参照してください。 PCS Only、OTNおよびFlexEのバリエーションでは、これらのパラメーターは効果がありません。より長いレイテンシー (より大きな数) を選択すると、タイミング・クロージャーが容易になります。ただし、MAC+PCSのバリエーションではTXデータパスのレイテンシーが増加します。
MAC Options: Specialized 100GE 注: PCS Only、OTNおよびFlexEのバリエーションでは、これらのパラメーターは効果がありません。
Enable preamble passthrough	オンオフ	オフ	オンにすると、IPコアはRXおよびTXプリアンブル・パススルー・モードになります。RXプリアンブル・パススルー・モードでは、IPコアはプリアンブルおよびSFDをイーサネット・パケットから取り除くのではなく、クライアントに渡します。TXプリアンブル・パススルー・モードでは、クライアントはイーサネット・フレーム内で送信されるプリアンブルを指定します。
Enable strict preamble check	オンオフ	オフ	オンにすると、IPコアによって拒否されるRXパケットは、プリアンブルが標準イーサネット・プリアンブル (0x55_55_55_55_55_55) 以外のものになります。このオプションによって提供される追加の保護層は、誤ったStartフレームに対するものです。これが発生する可能性があるのは、起動時またはビットエラー発生時です。
Enable strict SFD check	オンオフ	オフ	オンにすると、IPコアによって拒否されるRXパケットは、SFDバイトが標準イーサネットSFD (0xD5) 以外のものになります。このオプションによって提供される追加の保護層は、誤ったStartフレームに対するものです。これが発生する可能性があるのは、起動時またはビットエラー発生時です。
Average Inter-packet Gap	1 8 10 12	12	IPコアによってTXイーサネット・リンク上で維持される最小平均パケット間ギャップ (IPG) を指定します。デフォルト値の12は、イーサネット規格に準拠しています。ほかの値では増加したスループットをサポートします。値を1に指定すると、IPコアによる最小IPGの制御の試行が行われないようになります。
Additional IPG removed per AM period	整数	0	IPコアによってアラインメント・マーカー期間ごとに削除されるパケット間ギャップ数を指定します。これは、プロトコル準拠のために必要なデフォルトの数に加えられます。100Gのバリエーションでは、デフォルト数は20です。 Additional IPG removed per AM period の値が1ずつ増加すると、スループットの増加は100Gのバリエーションで3ppmです。より大きなスループットの増加を指定するには、 Average Inter-packet Gap パラメーターを使用します。
PMA Options 100GE
PHY Reference Frequency	156.25 MHz 322.265625 MHz 312.5 MHz 644.53125 MHz	156.25 MHz	予想される着信PHY `i_clk_ref` リファレンス周波数を設定します。入力クロック周波数は、このパラメーターに指定した周波数と一致させてください (±100 ppm) 。 (544,514) RS-FECオプション付きバリエーションのみで、156.25 MHzおよび312.5 MHz PHY `i_clk_ref` リファレンス周波数がサポートされます。注: Enable AN/LTがオンの場合、必要な入力クロック周波数は156.25または312.5 MHzです。

表 15. イーサネットインテルFPGA IP向けEタイルハードIPのパラメーター : カスタムPCSチャネルタブこの表では、無効なパラメーター値の組み合わせについての情報は提供していません。選択した組み合わせに競合が生じた場合、パラメーター・エディターでは、エラーメッセージをSystem Messagesペインに生成します。
パラメーター	範囲	デフォルト設定	パラメーターの説明
PCS Core Options
Number of PCS Channels in core	1 2 3 4	1	実装するPCSチャネル数を設定します。 RS-FECやPTPなどのリソースは、共有するとより効率的です。デザインに複数チャネルが必要な場合は、コアのチャネル数を増やしてリソースをより効率的に共有することを検討してください。
PCS General Options
Custom PCS mode	PCS_Only PCS+RSFEC	PCS_Only	チャネルによって提供されるイーサネット・プロトコル・レイヤーを選択します。
RSFEC Fibre Channel(s) mode	ディスエーブルイネーブル	ディスエーブル	カスタムPCSのRSFEC Fibre Channelモードをイネーブルまたはディスエーブルします。
Custom PCS Rate	2500から28000 Mbps	2500 Mbps	トランシーバーのTXデータレートをメガビット/秒 (Mbps) 単位で指定します。
PMA Options
PMA modulation type	NRZ	NRZ	TXシリアルデータの変調方式を指定します。
PMA reference clock frequency	500.000000 312.500000 277.777777 250.000000 227.272727 208.333333 192.307692 178.571428 166.666666 156.250000 147.058823 138.888888 131.578947 125.000000	250.000000	カスタムPCSリファレンス・クロック周波数を設定します。
Enable custom rate regulation	オンオフ		このオプションをオンにして、カスタム・レート・ポートをデザインに追加します。ポートを駆動するには、適切な流量調整信号の使用が必要です。

PMA Adaptationタブのパラメーターに関しては、インテル® Stratix® 10 E-Tile Transceiver PHY User GuideのPMA Adaptationのトピックを参照してください。

言語の選択

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

EタイルハードIPユーザーガイド: イーサネットインテルFPGA IP向けEタイルハードIPおよび EタイルCPRI PHYインテルFPGA IP

2.8.1. パラメーター・エディターのパラメーター

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

Eタイル ハードIPユーザーガイド: イーサネット インテルFPGA IP向けEタイル ハードIPおよび EタイルCPRI PHYインテルFPGA IP

2.8.1. パラメーター・エディターのパラメーター

EタイルハードIPユーザーガイド: イーサネットインテルFPGA IP向けEタイルハードIPおよび EタイルCPRI PHYインテルFPGA IP