インテルのみ表示可能 — GUID: tav1556036417681
Ixiasoft
インテルのみ表示可能 — GUID: tav1556036417681
Ixiasoft
3.9.1.3.1. 確定的レイテンシーの計算
このドキュメント全体で使用される「確定的レイテンシー (DL) 」という用語で指しているのは、FPGAコアとPMAピンとの間の遅延を正確に決定する機能です。このような遅延は、リセットごと、デバイスごとに異なります。多くのアプリケーションではばらつきが許容され、実際の遅延を指定されたリセット内で決定します。次の例で示すのは、 EタイルCPRI PHYインテルFPGA IPのピンとFPGAコアとの間の計算遅延です。
インテル® Stratix® 10 Eタイルデバイスの確定的レイテンシー測定方法のベースとなる考え方では、時間測定を行うタイミングは、特定のワードがPMAに対するインターフェイスにあるときや、同じワードがFPGAコアにあるときです。この2つのイベント間の時間差がPMA伝搬遅延に追加されると、FPGAコアとシリアルピン間の合計レイテンシーが決まります。このような計算に本質的に含まれるのは、中間ロジック、FIFO、および他のすべての効果が原因で起こる遅延すべてです。
バリアント | TX遅延 (ns) | RX遅延 (ns) |
---|---|---|
10.1316G (RS-FECなし) | (TxDL*sampling_clock period (ns)) + (UI_constant_offset_tx[10.13G]*UI period (ns)) | (RxDL*sampling_clock_period) + (UI_constant_offset_rx[10.13G] * UI period (ns)) +( RxBitSlip *UI period (ns)) |
24.33024G (RS-FEC付き) | (TxDL*sampling_clock period (ns)) + (UI_constant_offset_tx[24.33G] * UI period (ns)) | RxDL * (sampling_clock_period) + (UI_constant_offset_rx[24.33G] * UI period (ns))+ (RxCwPos * UI period (ns)) |
因子 | 説明 |
---|---|
TxDL | サンプリング・クロック・サイクルにおけるトランスミッター遅延です。TxDL値を計算するには、CPRI PHYレジスター0xC02ビット [20:0] を読み出してください。 レジスターによって、固定小数点形式の値が提供されます。ビット [20:8] は整数を表し、ビット [7:0] は小数を表します。たとえば、ビット [20:8] = 0x27で、ビット [7:0] = 0xF4の場合、整数値は39で、小数値は0.953125クロックサイクルです。したがって、合計遅延は39.953125クロックサイクルです。
注: これらの値は、次のデザイン例ログファイルにあります。 \alt_cpriphy_c3_0_example_design\hardware_test_design\hwtest_sl\c3_cpri_test.log
|
RxDL | サンプリング・クロック・サイクルにおけるレシーバー遅延です。RxDL値を計算するには、CPRI PHYレジスター0xC03ビット [20:0] を読み出してください。 レジスターによって、固定小数点形式の値が提供されます。ビット [20:8] は整数を表し、ビット [7:0] は小数を表します。たとえば、ビット [20:8] = 0x27で、ビット [7:0] = 0xF4の場合、整数値は39で、小数値は0.953125クロックサイクルです。したがって、合計遅延は39.953125クロックサイクルです。
注: これらの値は、次のデザイン例ログファイルにあります。 \alt_cpriphy_c3_0_example_design\hardware_test_design\hwtest_sl\c3_cpri_test.log
|
サンプリング・クロック | EタイルCPRI PHYインテルFPGA IPの場合、確定的ロジックから外部ソースへのサンプリング・クロックは250 Mhzです。 |
UI_constant_offset_[rx,tx] | 確定的レイテンシーの計算式では、最終オフセット (UI_constant_offset_[rx,tx]) が追加されます。これは、UIの数に基づく定数です。遅延を集約するCPUによってUIが認識されていると想定されます。 この値は、 インテル® Quartus® Prime 開発ソフトウェアv19.2で入手できます。 |
RxBitSlip | ブロック・アラインメントの達成に必要なビットスリップ数。PMA AVMMレジスター0x28[6:0] を読み出して、この値を取得します。 この値は、リセットごとの定数です。この値は、RXレイテンシー計算に追加されます。遅延を集約するCPUによってUIが認識されていると想定されます。 |
RxCWPos | FECアラインメントの達成に必要なビットスリップの数。PMA AVMMレジスター0x29 [4:0] を読み出して、この値を取得します。この値は、リセットごとの定数です。この値は、RXレイテンシー計算に追加されます。遅延を集約するCPUによってUIが認識されていると予想されます。 |